rev. 一个
AD9882
–11–
RED 数据 输出, red 频道
绿色 数据 输出, 绿色 频道
蓝 数据 输出, 蓝 频道
这些 是 这 主要的 数据 输出. 位 7 是 这 msb.
这 延迟 从 pixel 抽样 时间 至 输出 是
fixed. 当 这 抽样 时间 是 changed 用
调整 这 阶段 寄存器, 这 输出 定时
是 shifted 作 好. 这 datack 和 hsout
输出 是 也 moved, 所以 这 定时 relation-
ship among 这 信号 是 maintained.
请 谈及 至 这 定时 图解 为 更多
信息.
电源 供应
V
D
主要的 电源 供应
这些 管脚 供应 电源 至 这 主要的 elements 的
这 电路. 它们 应当 是 作 安静 作 可能.
V
DD
数字的 输出 电源 供应
一个 大 号码 的 输出 管脚 (向上 至 25) 转变-
ing 在 高 速 (向上 至 140 mhz) 发生 一个
lot 的 电源 供应 过往旅客. 这些 supply
管脚 是 identified separately 从 这 v
D
管脚
所以 特定的 小心 能 是 带去 至 降低输出-
放 噪音 transferred 在 这 敏感的 相似物
电路系统.
如果 这 ad9882 是 接合 和 更小的 电压
逻辑, v
DD
将 是 连接 至 一个 更小的 供应
电压 (作 低 作 2.2 v) 为 兼容性.
PV
D
时钟 发生器 电源 供应
这 大多数 敏感的 portion 的 这 ad9882 是 这
时钟 一代 电路系统. 这些 管脚 提供
电源 至 这 时钟 pll 和 帮助 这 用户 设计
为 最优的 效能. 这 设计者 应当
提供 噪音-自由 电源 至 这些 管脚.
地 地面
这 地面 返回 为 所有 电路系统 在 碎片. 它 是
推荐 那 这 ad9882 是 聚集 在
一个 单独的 固体的 地面 平面, 和 细致的 attention
至 地面 电流 paths.
表格 iii. 接口 选择 控制
相似物 数字的
AIO 接口 接口 AIS 起作用的
(0fh 位 2) 发现 发现 (0fh 位 1) 接口 描述
1 XX0 相似物 强迫 这 相似物 接口 起作用的.
1Digital 强迫 这 数字的 接口 起作用的.
00X 毫无 neither 接口 是 发现. 两个都 接口 是
powered 向下.
01X 数字的 这 数字的 接口 是 发现. 电源 向下 这
相似物 接口.
10X 相似物 这 相似物 接口 是 发现. 电源 向下 这
数字的 接口.
110 相似物 两个都 接口 是 发现. 这 相似物 接口
gets priority.
1Digital 两个都 接口 是 发现. 这 数字的 接口
gets priority.
0