rev. 0 –3–
AD9814
数字的 规格
参数 标识 最小值 典型值 最大值 单位
逻辑 输入
高 水平的 输入 电压 V
IH
2.6 V
低 水平的 输入 电压 V
IL
0.8 V
高 水平的 输入 电流 I
IH
10
µ
一个
低 水平的 输入 电流 I
IL
10
µ
一个
输入 电容 C
在
10 pF
逻辑 输出
高 水平的 输出 电压 V
OH
4.5 V
低 水平的 输出 电压 V
OL
0.1 V
高 水平的 输出 电流 I
OH
50
µ
一个
低 水平的 输出 电流 I
OL
50
µ
一个
规格 主题 至 改变 没有 注意.
定时 规格
参数 标识 最小值 典型值 最大值 单位
时钟 参数
3-频道 pixel 比率 t
PRA
300 500 ns
1-频道 pixel 比率 t
PRB
140 ns
adcclk pulsewidth t
ADCLK
45 ns
cdsclk1 pulsewidth t
C1
20 ns
cdsclk2 pulsewidth t
C2
40 ns
cdsclk1 下落 至 cdsclk2 rising t
C1C2
0ns
adcclk 下落 至 cdsclk2 rising t
ADC2
10 ns
cdsclk2 rising 至 adcclk rising t
C2ADR
10 ns
cdsclk2 下落 至 adcclk 下落 t
C2ADF
50 ns
cdsclk2 下落 至 cdsclk1 rising t
C2C1
50 ns
adcclk 下落 至 cdsclk1 rising t
ADC1
0ns
aperture 延迟 为 cds clocks t
AD
3ns
串行 接口
最大 sclk 频率 f
SCLK
10 MHz
sload 至 sclk 设置-向上 时间 t
LS
10 ns
sclk 至 sload 支撑 时间 t
LH
10 ns
sdata 至 sclk rising 设置-向上 时间 t
DS
10 ns
sclk rising 至 sdata 支撑 时间 t
DH
10 ns
sclk 下落 至 sdata 有效的 t
RDV
10 ns
数据 输出
输出 延迟 t
OD
6ns
3-状态 至 数据 有效的 t
DV
16 ns
输出 使能 高 至 3-状态 t
HZ
5ns
latency (pipeline 延迟) 3 (fixed) 循环
规格 主题 至 改变 没有 注意.
(t
最小值
至 t
最大值
, avdd = +5 v, drvdd = +5 v, cds 模式, f
ADCCLK
= 6 mhz, f
CDSCLK1
= f
CDSCLK2
= 2 mhz,
C
L
= 10 pf, 除非 否则 指出.)
(t
最小值
至 t
最大值
, avdd = +5 v, drvdd = +5 v)
注释
1
这 integral 非线性 在 量过的 使用 这 “fixed endpoint” 方法, 不 使用 一个 “best-fit” 计算. 看 定义 的 规格.
2
这 增益 错误 规格 是 dominated 用 这 容忍 的 这 内部的 差别的 电压 涉及.
3
直线的 输入 信号 范围 是 从 0 v 至 4 v 当 这 ccd’s 涉及 水平的 是 clamped 至 4 v 用 这 ad9814’s 输入 clamp. 一个 大 重置 瞬时 能 是 tolerated
用 使用 这 3 v clamp 水平的 instead 的 这 名义上的 4 v clamp 水平的. 直线的 输入 信号 范围 将 是 从 0 v 至 3 v 当 使用 这 3 v clamp 水平的.
1v 典型值
重置 瞬时
4v 设置 用 输入 clamp (3v 选项 也 有)
4v p-p 最大值 输入 信号 范围
地
4
这 输入 限制 是 定义 作 这 最大 tolerable 电压 水平 在 这 ad9814. 这些 水平 是 不 将 至 是 在 这 直线的 输入 范围 的 这 设备.
信号 在之外 这 输入 限制 将 转变 在 这 超（电）压 保护 二极管.
5
这 pga 增益 是 大概 “linear 在 db” 和 跟随 这 等式:
增益
=
+
[
.
.[ ]
]
58
148
63
–G
63
在哪里
G
是 这 寄存器 值. 看 图示 13.
规格 主题 至 改变 没有 注意.
: 点此下载
