首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:251804
 
资料名称:AD9822
 
文件大小: 150.66K
   
说明
 
介绍:
Complete 14-Bit CCD/CIS Signal Processor
 
 


: 点此下载
  浏览型号AD9822的Datasheet PDF文件第8页
8
浏览型号AD9822的Datasheet PDF文件第9页
9
浏览型号AD9822的Datasheet PDF文件第10页
10
浏览型号AD9822的Datasheet PDF文件第11页
11

12
浏览型号AD9822的Datasheet PDF文件第13页
13
浏览型号AD9822的Datasheet PDF文件第14页
14
浏览型号AD9822的Datasheet PDF文件第15页
15
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. 一个
AD9822
–12–
电路 运作
相似物 inputs—cds 模式
图示 8 显示 这 相似物 输入 configuration 为 这 cds
模式 的 运作. 图示 9 显示 这 内部的 定时 为 这
抽样 switches. 这 ccd 涉及 水平的 是 抽样 当
cdsclk1 transitions 从 高 至 低, opening s1. 这 ccd
数据 水平的 是 抽样 当 cdsclk2 transitions 从 高 至
低, opening s2. s3 是 然后 关闭, generating 一个 差别的 输出
电压 representing 这 区别 在 这 二 抽样水平.
这 输入 clamp 是 控制 用 cdsclk1. 当 cdsclk1
是 高, s4 closes 和 这 内部的 偏差 电压 是 连接 至
这 相似物 输入. 这 偏差 电压 charges 这 外部 0.1
µ
F
输入 电容, 水平的-shifting 这 ccd 信号 在 这 ad9822’s
输入 一般模式 范围. 这 时间 常量 的 这 输入
clamp 是 决定 用 这 内部的 5 k
阻抗 和 这
外部 0.1
µ
f 输入 电容.
AD9822
S1
S2
2pF
S3
2pF
CML
CML
AVDD
4V
S4
5k
1.7k
VINR
补偿
C
0.1
F
ccd 信号
0.1
F
1
F
+
3V
2.2k
6.9k
输入 clamp 水平的
是 选择 在 这
配置
寄存器
图示 8. cds-模式 输入 configuration (所有 三 chan-
nels 是 完全同样的)
CDSCLK1
CDSCLK2
Q3
(内部的)
s1, s4 关闭 s1, s4 关闭
s2 关闭 s2 关闭
s3 关闭 s3 关闭
s3 打开
s2 打开
s1, s4 打开
图示 9. cds-模式 内部的 转变 定时
外部 输入 连接 电容
这 recommended 值 为 这 输入 连接 电容 是
0.1
µ
f. 当 它 是 可能 至 使用 一个 小 电容, 这个 大
值 是 选择 为 一些 reasons:
1.
信号 attenuation
. 这 输入 连接 电容 creates 一个
电容的 分隔物 和 一个 cmos 整体的 电路’s 输入
电容, attenuating 这 ccd 信号 水平的. c
应当 是
大 相关的 至 这 ic’s 10 pf 输入 电容 在 顺序 至
降低 这个 效应.
2.
线性
. 一些 的 这 输入 电容 的 一个 cmos ic 是
接合面 电容, 这个 variesnonlinearly 和应用
电压. 如果 这 输入 连接 电容 是 too 小, 然后 这
attenuation 的 这 ccd 信号 将 相异nonlinearly 和 信号
水平的. 这个 将 降级 这 系统linearity效能.
3.
抽样 errors
. 这 内部的 2 pf 样本 电容 有
一个 “memory” 的 这 先前 抽样 pixel. 那里 是 一个
承担 redistribution 错误 在 c
和 这 内部的
样本 电容
为 大 pixel-至-pixel 电压 swings. 作
这 值 的 c
是 减少, 这 结果 错误 在 这 抽样
电压 将 增加. 和 一个 c
值 的 0.1
µ
f, 这 承担
redistribution 错误 将 是 较少 比 1 lsb 为 一个 全部-规模
pixel-至-pixel 电压 摆动.
相似物 inputs—sha 模式
图示 10 显示 这 相似物 输入 configuration 为 这 sha
模式 的 运作. 图示 11 显示 这 内部的 定时 为 这
抽样 switches. 这 输入 信号 是 抽样 当 cdsclk2
transitions 从 高 至 低, opening s1. 这 电压 在 这
补偿 管脚 是 也 抽样 在 这 下落 边缘 的 cdsclk2,
当 s2 opens. s3 是 然后 关闭, generating 一个 差别的 输出-
放 电压 representing 这 区别 在 这 抽样
输入 电压 和 这 补偿 电压. 这 输入 clamp 是
无能 在 sha 模式 运作.
AD9822
S1
2pF
S3
CML
VINR
输入 信号
S2
2pF
CML
补偿
RED
VING
绿色
VINB
optional 直流 补偿
(或者 连接 至 地)
图示 10. sha-模式 输入 configuration (所有 三
途径 是 完全同样的)
CDSCLK2
Q3
(内部的)
s1, s2 关闭 s1, s2 关闭
s3 关闭 s3 关闭
s3 打开
s1, s2 打开
图示 11. sha-模式 内部的 转变 定时
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com