首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:251820
 
资料名称:AD9850
 
文件大小: 378.95K
   
说明
 
介绍:
CMOS, 125 MHz Complete DDS Synthesizer
 
 


: 点此下载
  浏览型号AD9850的Datasheet PDF文件第5页
5
浏览型号AD9850的Datasheet PDF文件第6页
6
浏览型号AD9850的Datasheet PDF文件第7页
7
浏览型号AD9850的Datasheet PDF文件第8页
8

9
浏览型号AD9850的Datasheet PDF文件第10页
10
浏览型号AD9850的Datasheet PDF文件第11页
11
浏览型号AD9850的Datasheet PDF文件第12页
12
浏览型号AD9850的Datasheet PDF文件第13页
13
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
AD9850
9
rev. e
CLK
输出
阶段
ACCUMULATOR
tuning 文字 specifies
输出 频率
作 一个 fraction 的 ref
时钟 频率
N
振幅/cos
conv.
ALGORITHM
dds 电路系统
d/一个
转换器
LP
比较器
REF
时钟
在 数字的 domain
cos (x)
图示 16. 基本 dds 块 图解 和 信号 流动 的 ad9850
这 涉及 时钟 频率 的 这 ad9850 有 一个 最小
限制 的 1 mhz. 这 设备 有 内部的 电路系统 那
senses 当 这 最小 时钟 比率 门槛 有 被 超过
和 automatically places 它自己 在 这 电源-向下 模式. 当
在 这个 状态, 如果 这 时钟 频率 又一次 超过 这 门槛,
这 设备 重新开始 正常的 运作. 这个 关闭 模式
阻止 过度的 电流 泄漏 在 这 动态 寄存器 的
这 设备.
这 d/一个 转换器 输出 和 比较器 输入 是 有
作 差别的 信号 那 能 是 flexibly 配置 在 任何
manner desired 至 达到 这 objectives 的 这 终止-系统. 这
典型 应用 的 这 ad9850 是 和 单独的-结束 输出/
输入 相似物 信号, 一个 单独的 低-通过 过滤, 和 generating 这
比较器 涉及 中点 从 这 差别的 dac 输出-
放 作 显示 在 图示 13.
程序编制 这 ad9850
这 ad9850 包含 一个 40-位 寄存器 那 是 使用 至 程序 这
32-位 频率 控制 文字, 这 5-位 阶段 调制 文字
和 这 电源-向下 函数. 这个 寄存器 能 是 承载 在 一个
并行的 或者 串行 模式.
在 这 并行的 加载 模式, 这 寄存器 是 承载 通过 一个 8-位 总线;
这 全部 40-位 文字 需要 five iterations 的 这 8-位 文字.
这 w_clk 和 fq_ud 信号 是 使用 至 地址 和 加载
这 寄存器. 这 rising 边缘 的 fq_ud 负载 这 (向上 至) 40-bit
控制 数据 文字 在 这 设备 和 resets 这 地址 pointer
至 这 第一 寄存器. subsequent w_clk rising edges 加载 这
8-位 data 在 words [7:0] 和 move 这 pointer 至 这 next
寄存器. 之后
five
负载, w_clk edges 是 ignored 直到 也
一个 重置 或者 一个 fq_ud rising 边缘 resets 这 地址 pointer 至
这 第一 寄存器.
在 串行 加载 模式, subsequent rising edges 的 w_clk 变换
这 1-位 数据 在 含铅的 25 (d7) 通过 这 40 位 的 程序-
ming 信息. 之后 40 位 是 shifted 通过, 一个 fq_ud
脉冲波 是 必需的 至 更新 这 输出 频率 (或者 阶段).
这 函数 assignments 的 这 数据 和 控制 words 是
显示 在 表格 iii; 这 详细地 定时 sequence 为 updating
这 输出 频率 和/或者 阶段, resetting 这 设备, 和
powering-向上/向下, 是 显示 在 这 定时 图解 的 计算数量
18–24.
便条: 那里 是 明确的 控制 代号, 使用 为 工厂 测试
目的, 那 render 这 ad9850 temporarily inoperable. 这
用户 必须 引领 deliberate precaution 至 避免 inputting 这
代号 列表 在 表格 ii.
波 在 相似物 表格. 这个 dac 有 被 优化 为 动态
效能 和 低 glitch 活力 作 manifested 在 这 低
jitter效能 的 这 ad9850. 自从 这 输出 的 这
ad9850 是 一个 抽样 信号, 它的 输出 spectrum 跟随 这
nyquist 抽样 theorem. specifically, 它的 输出 spectrum
包含 这 基本的 加 aliased 信号 (images) 那
出现 在 multiples 的 这 涉及 时钟 频率
±
选择输出 频率. 一个 graphical 描述 的 这
抽样 spectrum, 和 aliased images, 是 显示 在 图示 17.
20MHz
基本的
80MHz
1st image
120MHz
2nd image
180MHz
3rd image
220MHz
4th image
280MHz
5th image
100MHz
涉及 时钟
频率
fc
fc+fo
fc
fo
2fc
fo
2fc+fo 3fc
fo
f
输出
sin(x)/x 封套 x=(pi)fo/fc
信号 振幅
图示 17. 输出 spectrum 的 一个 抽样 信号
在 这个 例子, 这 涉及 时钟 是 100 mhz 和 这 输出
频率 是 设置 至 20 mhz. 作 能 是 seen, 这 aliased images
是 非常 prominent 和 的 一个 相当地 高 活力 水平的 作 deter-
mined 用 这 sin(x)/x 滚动-止 的 这 quantized d/一个 转换器
输出. 在 事实, 取决于 在 这 fo/ref clk relationship, 这
第一 aliased image 能 是 在 这 顺序 的 –3 db 在下 这 fun-
damental. 一个 低-通过 过滤 是 一般地 放置 在 这 输出-
放 的 这 d/一个 转换器 和 这 输入 的 这 比较器 至
更远压制 这 影响 的 aliased images. obviously, con-
sideration 必须 是 给 至 这 relationship 的 这 选择
输出 频率 和 这 涉及 时钟 频率 至 避免
unwanted (和 unexpected) 输出 anomalies.
一个 好的 rule-的-thumb 为 应用 这 ad9850 作 一个 时钟
发生器 是 至 限制 这 选择 输出 频率 至 <33% 的
涉及 c锁 频率, 因此 avoiding generating aliased
信号 那 下降 在里面, 或者 关闭 至, 这 输出 带宽 的 interest
(一般地 直流-选择 输出 频率). 这个 实践 将 使容易
这 complexity (和 费用) 的 这 外部 过滤 必要条件 为
这 时钟 发生器 应用.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com