AD9850
–5–
rev. e
表格 i. 含铅的 函数 描述
管脚
非. Mnemonic 函数
4–1, D0–D7 8-位 数据 输入. 这个 是 这 8-位 数据 端口 为 iteratively 加载 这 32-位 频率 和 8-bit phase/
28–25 控制文字. d7 = msb; d0 = lsb. d7 (管脚 25) 也 serves 作 这 输入 管脚 为 这 40-bit serial 数据 文字.
5, 24 DGND 数字的 地面. 这些 是 这 地面 返回 leads 为 这 数字的 电路系统.
6, 23 DVDD 供应 电压 leads 为 数字的 电路系统.
7 w_clk 文字 加载 时钟. 这个 时钟 是 使用 至 加载 这 并行的 或者 串行 频率/阶段/控制 words.
8 fq_ud 频率 更新. 在 这 rising 边缘 的 这个 时钟, 这 dds 将 更新 至 这 频率 (或者 阶段)
承载 在 这 数据 输入 寄存器, 它 然后 resets 这 pointer 至 文字 0.
9 CLKIN 涉及 时钟 输入. 这个 将 是 一个 持续的 cmos-水平的 脉冲波 train 或者 sine 输入 片面的 在
1/2 v 供应. 这 rising 边缘 的 这个 时钟 initiates 运作.
10, 19 AGND 相似物 地面. 这些 leads 是 这 地面 返回 为 这 相似物 电路系统 (dac 和 比较器).
11, 18 AVDD 供应 电压 为 这 相似物 电路系统 (dac 和 比较器).
12 R
设置
这个 是 这 dac’s 外部 r
设置
连接. 这个 电阻 值 sets 这 dac 全部-规模 输出 电流. 为
正常的 产品 (
F
S
I
输出
= 10
毫安
), 这 值 为 r
设置
是 3.9 k
Ω
连接 至 地面. 这 r
设置
/i
输出
relationship 是:
I
输出
= 32 (1.248 v/r
设置
).
13 QOUTB 输出 complement. 这个 是 这 比较器’s complement 输出.
14 QOUT 输出 真实. 这个 是 这 比较器’s 真实 输出.
15 VINN 反相的 电压 输入. 这个 是 这 比较器’s 负的 输入.
16 VINP 同相 电压 输入. 这个 是 这 比较器’s 积极的 输入.
17 dacbl (nc) dac baseline. 这个 是 这 dac baseline 电压 涉及; 这个 含铅的 是 内部 绕过 和 应当
正常情况下 是 考虑 一个 “no connect” 为 最佳的 效能.
20 IOUTB 这 complementary 相似物 输出 的 这 dac.
21 IOUT 相似物 电流 输出 的 这 dac.
22 重置 重置. 这个 是 这 主控 重置 函数; 当 设置 高 它 clears 所有 寄存器 (除了 这 输入 寄存器) 和
这 dac 输出 将 go 至 cosine 0 之后 额外的 时钟 cycles—see 图示 19.
管脚 配置
17
16
15
20
19
18
28
27
26
25
24
23
22
21
14
13
12
11
10
9
8
1
2
3
4
7
6
5
顶 视图
(不 至 规模)
AD9850
D3
d7 msb/串行 加载
D6
D5
D4
D2
D1
lsb d0
重置
DVDD
DGND
DGND
DVDD
W
CLK
FQ
UD
CLKIN
AGND AGND
IOUTB
IOUT
AVDD
R
设置
QOUTB
QOUT
AVDD
VINN
VINP
dacbl (nc)
nc = 非 连接
: 点此下载
