–3–rev. 0
AD9803
ccd-模式 规格
P
arameter 最小值 典型值 最大值 单位
电源 消耗量
V
DD
= 2.7 150 mW
V
DD
= 2.8 170 mW
V
DD
= 3.0 185 mW
最大 时钟 比率 18 MHz
CDS
增益 0dB
容许的 ccd 重置 瞬时
1
500 mV
最大值 输入 范围 在之前 饱和
1
1000 mv p-p
PGA
最大值 输入 范围 1000 mv p-p
最大值 输出 范围 1000 mv p-p
数字的 增益 控制 (看 图示 26)
增益 控制 决议 10 (fixed) 位
最小 增益 (代号 0) –3.5 –1.5 0 dB
低 增益 (代号 207) 0 4 8 dB
中等 增益 (代号 437) 15 dB
高 增益 (代号 688) 22 26 30 dB
最大值 增益 (代号 1023) 32 dB
相似物 增益 控制 (看 图示 25)
pgacont1 = 0.7 v, pgacont2 = 1.5 v 4.5 dB
pgacont1 = 1.8 v, pgacont2 = 1.5 v 26 dB
黑色-水平的 clamp
clamp 水平的 (选择 用 这 串行 i/f)
clp(0) (e-reg 00) 34 LSB
clp(1) (e-reg 01) 50 LSB
clp(2) (e-reg 10) 66 LSB
clp(3) (e-reg 11) 18 LSB
甚至-odd 补偿
2
±
0.5 LSB
信号-至-噪音 比率
3
(@ 最小 pga 增益) 61 dB
定时 规格
4
pipeline 延迟
甚至-odd 补偿 纠正 无能 5 循环
甚至-odd 补偿 纠正 使能 7 循环
内部的 时钟 延迟
5
(t
ID
)3ns
inhibited 时钟 时期 (t
INHIBIT
)15 ns
输出 延迟 (t
OD
) 20 ns
输出 支撑 时间 (t
支撑
)2 ns
adcclk, shp, shd, 时钟 时期 47 55.6 ns
adcclk hi-水平的, 或者 低 水平的 20 28 ns
shp, shd 最小 pulsewidth
6
10 14 ns
shp rising 边缘 至 shd rising 边缘 20 28
ns
注释
1
输入 信号 特性 定义 作 显示:
50mv 最大值
视力的 黑色 pixel
500mv 典型值
重置 瞬时
1v 最大值
输入 信号
范围
2v 最大值
输入 信号
w/pblk
使能
2
甚至-odd 补偿 是 描述 下面 这 theory 的 运作 部分. 这 甚至-odd 补偿 是 量过的 和 这 甚至-止 补偿 纠正 enabled.
3
snr = 20 log
10
(全部-规模 电压/rms 输出 噪音).
4
20 pf 加载; 定时 显示 在 图示 1.
5
内部的 aperture 延迟 为 真实的 抽样 边缘.
6
起作用的 低 时钟 脉冲波 模式 (c-reg 00).
规格 主题 至 改变 没有 注意.
(t
最小值
至 t
最大值
, acvdd = advdd = dvdd = +2.8 v, f
SHP
= f
SHD
= f
ADCCLK
= 18 mhz 除非 否则
指出)
: 点此下载
