首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:251849
 
资料名称:AD9895KBC
 
文件大小: 599.2K
   
说明
 
介绍:
CCD Signal Processors with Precision Timing⑩ Generator
 
 


: 点此下载
  浏览型号AD9895KBC的Datasheet PDF文件第2页
2
浏览型号AD9895KBC的Datasheet PDF文件第3页
3
浏览型号AD9895KBC的Datasheet PDF文件第4页
4
浏览型号AD9895KBC的Datasheet PDF文件第5页
5

6
浏览型号AD9895KBC的Datasheet PDF文件第7页
7
浏览型号AD9895KBC的Datasheet PDF文件第8页
8
浏览型号AD9895KBC的Datasheet PDF文件第9页
9
浏览型号AD9895KBC的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. 一个–6–
ad9891/ad9895
提醒
静电释放 (静电的 释放) 敏感的 设备. 静电的 charges 作 高 作 4000 v readily
accumulate 在 这 人 身体 和 测试 设备 和 能 释放 没有 发现. 虽然 这
ad9891 和 ad9895 特性 专卖的 静电释放 保护 电路系统, 永久的 损坏 将 出现 在
设备 subjected 至 高 活力 静电的 discharges. 因此, 恰当的 静电释放 预防措施 是
推荐 至 避免 效能 降级 或者 丧失 的 符合实际.
绝对 最大 比率
遵守
参数 最小值 最大值 单位
avdd1, avdd2 AVSS
0.3 +3.9 V
TCVDD TCVSS
0.3 +3.9 V
HVDD HVSS
0.3 +5.5 V
RGVDD RGVSS
0.3 +5.5 V
DVDD DVSS
0.3 +3.9 V
DRVDD DRVSS
0.3 +3.9 V
rg 输出 RGVSS
0.3 rgvdd + 0.3 V
H1
h4 输出 HVSS
0.3 hvdd + 0.3 V
数字的 输出 DVSS
0.3 dvdd + 0.3 V
数字的 输入 DVSS
0.3 dvdd + 0.3 V
sck, sl, sdata DVSS
0.3 dvdd + 0.3 V
vrt, vrb AVSS
0.3 avdd + 0.3 V
BYP1
byp3, ccdin AVSS
0.3 avdd + 0.3 V
接合面 温度 150
°
C
含铅的 温度, 10 秒 350
°
C
订货 手册
温度 包装 包装
模型 范围 描述 选项
AD9891KBC
20
°
c 至 +85
°
C CSPBGA bc-64
AD9895KBC
20
°
c 至 +85
°
C CSPBGA bc-64
包装 热的 特性
热的 阻抗
JA
= 61
°
c/w
JC
= 29.7
°
c/w
定时 规格
参数 标识 最小值 典型值 最大值 单位
主控 时钟, cli (图示 7)
cli 时钟 时期, ad9891 t
CONV
50 ns
cli 高/低 pulsewidth, ad9891 20 25 ns
cli 时钟 时期, ad9895 t
CONV
33.3 ns
cli 高/低 pulsewidth, ad9895 13 16.7 ns
延迟 从 cli rising 边缘 至 内部的 pixel 位置 0 t
CLIDLY
6ns
afe clamp 脉冲
1
(图示 13)
clpdm pulsewidth 410Pixels
clpob pulsewidth
2
220Pixels
afe 样本 location
1
(图示 10)
shp 样本 边缘 至 shd 样本 边缘, ad9891 t
S1
20 25 ns
shp 样本 边缘 至 shd 样本 边缘, ad9895 t
S1
13 16.7 ns
数据 输出 (图示 12)
输出 延迟 从 dclk rising 边缘
1
t
OD
8ns
pipeline 延迟 从 shp/shd sampling 9 循环
串行 接口 (计算数量 52 和 53)
最大 sck 频率 f
SCLK
10 MHz
sl 至 sck 建制 时间 t
LS
10 ns
sck 至 sl 支撑 时间 t
LH
10 ns
sdata 有效的 至 sck rising 边缘 建制 t
DS
10 ns
sck 下落 边缘 至 sdata 有效的 支撑 t
DH
10 ns
sck 下落 边缘 至 sdata 有效的 读 t
DV
10 ns
注释
1
参数 是 可编程序的.
2
最小 clpob pulsewidth 是 为 函数的 运作 仅有的. wider 典型 脉冲 是 推荐 至 达到 好的 clamp performance.
(c
L
= 20 pf, avdd = dvdd = drvdd = 3.0 v, f
CLI
= 20 mhz [ad9891] 或者 30 mhz [ad9895], 除非
否则 指出.)
WARNING!
静电释放 敏感的 设备
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com