AD9854
–11–
rev. 0
dac 电流 – 毫安
55
0
sfdr – dbc
54
53
52
51
50
49
48
510152025
图示 19. sfdr vs. dac 电流, 59.1 一个
输出
, 300 mhz
EXTCLK
频率 – mhz
620
0
供应 电流 – 毫安
615
610
605
600
595
590
20 40 60 80 100 120 140
图示 20. 供应电流 vs. 输出 频率;变化
是 minimal 作 一个 percentage 和 heavily 依赖 在
tuning 文字
上升 时间
1.04ns
500ps/div 232mv/div 50
输入
JITTER
[10.6ps rms]
–33ps 0ps +33ps
图示 21. 典型 比较器 输出 jitter, 40 mhz
一个
输出
, 300 mhz extclk/refclk 乘法器 无能
ref1 上升
1.174ns
c1 下降
1.286ns
CH1 500mV
M 500ps CH1
980mV
图示 22. 比较器 上升/下降 时间
图示 18. residual 阶段 噪音 (5.2 mhz 一个
输出
), refclk 乘法器 无能, extclk = 300 mhz
频率 – hz
–110
100
阶段 噪音 – dbc/hz
–115
–120
–125
–130
–135
–140
–145
–150
–155
1k 10k 100k
80MHz
5MHz
一个. residual 阶段 噪音, 300 mhz 直接 clocking
频率 – hz
–110
100
阶段 噪音 – dbc/hz
–115
–120
–125
–130
–135
–140
–145
–150
–155
1k 10k 100k
80MHz
5MHz
b. residual 阶段 噪音, 300 mhz (10
×
refclk 乘法器
使能)