rev. 一个
AD9876
–6–
管脚 非. Mnemonic 函数
1 OSCIN 结晶 振荡器 反相器 输入
2
SENABLE
串行 总线 使能 输入
3 SCLK 串行 总线 时钟 输入
4 SDATA 串行 总线 数据 i/o
5, 38, 47 AVDD 相似物 3.3 v 电源 供应
6, 9, 39, 42, 43, 46 AVSS 相似物 地面
7Tx+ transmit dac+ 输出
8 Tx– transmit dac– 输出
10 FSADJ dac 全部-规模 输出 电流 调整 和 外部 电阻
11 REFIO dac 带宽 间隙 解耦 node
12 pwr dn 电源-向下 输入
13 DVSS 数字的 地面
14 DVDD 数字的 3.3 v 电源 供应
15 FB 调整器 反馈 输入
16 门 调整器 输出 至 场效应晶体管 门
17 增益 transmit 数据 端口 (tx [5:0]) 模式 选择 输入
18
tx 安静
transmit 安静 输入
19–24 tx [5:0] transmit 数据 输入
25 tx 同步 transmit 同步 strobe 输入
26 clk-一个 L
×
f
OSCIN
时钟 输出
27 clk-b m/n
×
f
OSCIN
时钟 输出
28 rx 同步 receive 数据 同步 strobe 输出
29–34 rx[5:0] receive 数据 输出
35 DRVDD 数字的 i/o 3.3 v 电源 供应
36 DRVSS 数字的 i/o 地面
37
重置
重置 输入
40 REFB 模数转换器 涉及 解耦 node
41 REFT 模数转换器 涉及 解耦 node
44 Rx+ receive path + 输入
45 Rx– receive path – 输入
48 XTAL 结晶 振荡器 反相器 输出
管脚 函数 描述
管脚 配置
36
35
34
33
32
31
30
29
28
27
26
25
DRVSS
DRVDD
rx [0]
rx [1]
rx [2]
rx [3]
rx [4]
rx [5]
rx 同步
clk-b
clk-一个
tx 同步
13 14 15 16 17 18 19 20 21 22 23 24
DVSS
DVDD
FB
门
增益
tx 安静
tx [5]
tx [4]
tx [3]
tx [2]
tx [1]
tx [0]
1
2
3
4
5
6
7
8
9
10
11
12
OSCIN
SENABLE
SCLK
SDATA
AVDD
AVSS
Tx+
Tx–
AVSS
FSADJ
REFIO
pwr dn
48 47 46 45 44 39 38 3743 42 41 40
XTAL
AVDD
AVSS
Rx–
Rx+
AVSS
AVSS
REFT
REFB
AVSS
AVDD
重置
管脚 1
IDENTIFIER
顶 视图
(不 至 规模)
AD9876