rev. 一个
AD9888
–6–
管脚 函数 描述
管脚 描述
输入
R
AIN
0 频道 0 相似物 输入 为 red
G
AIN
0 频道 0 相似物 输入 为 绿色
B
AIN
0 频道 0 相似物 输入 为 蓝
R
AIN
1 频道 1 相似物 输入 为 red
G
AIN
1 频道 1 相似物 输入 为 绿色
B
AIN
1 频道 1 相似物 输入 为 蓝
高-阻抗 输入 那 接受 这 red, 绿色, 和 蓝 频道 graphics 信号, respectively. (the 六
途径 是 完全同样的 和 能 是 使用 为 任何 colors; colors 是assigned 为 便利的 涉及.)
它们 accommodate 输入 信号 ranging 从 0.5 v 至 1.0 v 全部 规模. 信号 应当 是 交流-结合 至 这些 管脚 至
支持 clamp 运作.
HSYNC0 频道 0 horizontal 同步 输入
HSYNC1 频道 1 horizontal 同步 输入
这些 输入 receive 一个 逻辑 信号 那 establishes 这 horizontal 定时 涉及 和 提供 这 频率 涉及
为 pixel 时钟 一代.
这 逻辑 sense 的 这个 管脚 是 控制 用 串行 寄存器 0eh 位 6 (hsync 极性). 仅有的 这 leading 边缘 的 hsync 是
使用 用 这 pll. 这 trailing 边缘 是 使用 为 clamp 定时 仅有的. 当 hspol = 0, 这 下落 边缘 的 hsync 是 使用.
当 hspol = 1, 这 rising 边缘 是 起作用的.
这 输入 包含 一个 施密特 触发 为噪音 免除, 和 一个 名义上的 输入 门槛 的 1.5 v.
VSYNC0 频道 0 vertical 同步 输入
VSYNC1 频道 1 vertical 同步 输入
这些 是 这 输入 为 vertical 同步.
SOGIN0 频道 0 同步-在-绿色 输入
SOGIN1 频道 1 同步-在-绿色 输入
这个 输入 是 提供 至 assist 和 处理 信号 和 embedded 同步, 典型地 在 这 绿色 频道. 这 管脚 是
连接 至 一个 高-速 比较器 和 一个 内部 发生, 能变的 门槛 水平的, 这个 是 nominally 设置 至
0.15 v 在之上 这 负的 顶峰 的 这 输入 信号.
当 连接 至 一个 交流-结合 graphics 信号 和 embedded 同步, 它 将 生产 一个同相 数字的 输出 在
sogout. (这个 是 通常地 一个 composite 同步 信号, containing 两个都 vertical 和 horizontal 同步 information.)
当 不 使用, 这个 输入 应当 是 leftunconnected. 为 更多 详细信息 在 这个 函数 和 如何 它 应当 是 config-
ured, 谈及 至 这 同步-在-绿色 部分.
CLAMP 外部 clamp 输入
这个 逻辑 输入 将 是 使用 至 定义 这 时间 在 这个 这 输入 信号 是 clamped 至 这 涉及 直流 水平的
(地面 为 rgb 或者 midscale 为 yuv). 它 应当 是 exercised 当 这 涉及 直流 水平的 是 知道 至 是 呈现
在
这 相似物 输入 途径, 典型地 在 这 后面的 porch 的 这 graphics信号. 这 clamp 管脚 是 使能 用 设置
这 外部 clamp 控制 (寄存器 0fh, 位 7) 至 1 (default 是 0). 当 disabled, 这个 管脚 是 ignored 和 这 clamp
定时 是 决定 内部 用 counting 一个 延迟 和 持续时间 从 这 trailing 边缘 的 这 hsync 输入.这 逻辑
sense 的 这个 管脚 是 控制 用 这 clamp 极性 控制 (寄存器 0fh, 位 6). 当 不 使用, 这个 管脚 必须 是grounded
和 外部 clamp 编写程序 至 0.
COAST 时钟 发生器 coast 输入 (optional)
这个 输入 将 是 使用 至 导致 这 pixel 时钟 发生器 至 停止 同步 和 hsync 和 continue producing
一个 时钟 在 它的 电流 频率 和 阶段. 这个 是 有用的 当 处理 信号 从 来源 那 失败 至 生产 horizontal
同步 脉冲 当 在 这 vertical 间隔 或者 那 包含 equalization pulses.这 coast 信号 是 通常地
不
必需的 为
pc-发生 信号.
这 逻辑 sense 的 这个 管脚 是 控制 用 0fh 位 3 (coast 极性).
当 不 使用, 这个 管脚 将 是 grounded 和 coast 极性 编写程序 至 1, 或者 系 高 (至 v
D
通过 一个 10 k
Ω
电阻)
和 coast polarity 编写程序 至 0.这 coast 极性 寄存器 位 defaults 至 1 在 电源-向上.
CKEXT 外部 时钟 输入 (optional)
这个 管脚 将 是 使用 至 提供 一个 外部 时钟 至 这 ad9888, 在 放置 的 这 时钟 内部 发生 从
hsync. 它 是 使能 用 程序编制 这 外部 时钟 寄存器 至 1 (15h, 位 0). 当 一个 外部 时钟 是 使用, 所有
其它 内部的 功能 运作 正常情况下. 当 unused, 这个 管脚 应当 是 系 通过 一个 10 k
Ω
电阻 至地面,
和 这 外部 时钟 寄存器 编写程序 至 0. 这 时钟 阶段 调整 安静的 运作 当 一个 外部 时钟
源 是 使用.
: 点此下载
