2004 三月 22 8
飞利浦 半导体 产品 规格
5 v mixer/振荡器 和 低 噪音 pll synthesizer
为 混合的 terrestrial tuner (数字的 和 相似物)
tda6650tt;
TDA6651TT
它 是 可能 至 驱动 这 时钟 输入 的 一个 数字的
demodulation ic 从 管脚 xtout 和 这 4 mhz 信号
从 这 结晶 振荡器. 这个 输出 是 也 使用 至
输出
1
/
2
f
div
和 f
竞赛
信号 在 一个 明确的 测试 模式 (看
表格 6). 它 是 可能 至 转变 止 这个 输出, 这个 是
推荐 当 它 是 不 使用.
为 测试 和 排成直线 目的, 它 是 也 可能 至
释放 这 tuning 电压 输出 用 selecting 这 sinking
模式 (看 表格 6), 和 用 应用 一个 外部 电压
在 管脚 vt.
在 增加 至 这 BS1 和 BS2 输出 端口 那 是 使用
为 这 带宽 选择, 那里 是 三 一般 目的
端口 bs3, bs4 和 bs5. 所有 five 端口 是 pmos
打开-流 类型, 各自 和 15 毫安 驱动 能力. 这
连接 为 端口 BS5 和 这 模数转换器 输入 是 联合的 在
一个 管脚. 它 是 不 可能 至 使用 这 模数转换器 如果 端口 bs5 是
使用.
这 agc 探测器 比较 这 水平的 在 这 如果 放大器
输出 至 一个 涉及 水平的 这个 是 选择 从
6 不同的 水平 通过 这 I
2
c-总线. 这 时间 常量 的 这
AGC 能 是 选择 通过 这 I
2
c-总线 至 cope 和 正常的
运作 作 好 作 和 搜索 运作.
当 这 输出 水平的 在 管脚 agc 是 高等级的 比 这
门槛 v
RMH
, 然后 位 AGC = 1. 当 这 输出 水平的
在 管脚 agc 是 更小的 比 这 门槛 v
RML
, 然后
位 AGC = 0. 在 这些 二 门槛, 位 AGC 是 不
定义. 这 状态 的 这 agc 位 能 是 读 通过 这
I
2
c-总线 符合 至 这 读 模式 作 描述 在
表格 12.
7.2 I
2
c-总线 电压
这 i
2
c-总线 线条 scl 和 sda 能 是 连接 至 一个
I
2
c-总线 系统 系 至 2.5, 3.3 或者 5 v. 这 选择 的 这
总线 输入 门槛 电压 是 制造 和 管脚 BVS 那 能
是 left 打开-电路, 连接 至 这 供应 电压 或者 至
地面 (看 表格 2).
表格 2
I
2
c-总线 电压 选择
7.3 阶段 噪音, i
2
c-总线 traffic 和 串扰
当 这 tda6650tt; TDA6651TT 是 专心致志的 为 混合的
terrestrial 产品, 这 低 噪音 PLL 将 clean 向上 这
噪音 spectrum 的 这 vcos 关闭 至 这 运输车 至 reach
噪音 水平 在 1 kHz 补偿 从 这 运输车 兼容 和
e.g. dvb-t reception.
Linked 至 这个 噪音 改进, 一些 干扰 将
变为 visible 当 它们 是 不 visible 因为 它们
是 hidden 在 这 噪音 在 相似物 专心致志的
产品 和 电路.
这个 是 特别 真实 为 干扰 coming 从 这
I
2
c-总线 交通量, whatever 这个 交通量 是 将 为 这
mopll 或者 为 另一 从动装置 在 这 总线.
至 避免 这个 I
2
c-总线 串扰 和 是 能 至 有 一个 clean
噪音 spectrum, 它 是 需要 至 使用 一个 总线 门 那
使能 这 信号 在 这 总线 至 驱动 这 mopll 仅有的
当 这 交流 是 将 为 这 tuner 部分
(此类 一个 kind 的 i
2
c-总线 门 是 包含 在 这 飞利浦
terrestrial 频道 decoders), 和 至 避免 unnecessary
重复的 sending 的 这 一样 信息.
8I
2
c-总线 协议
这 tda6650tt; tda6651tt 是 控制 通过 这
二-线 i
2
c-总线. 为 程序编制, 那里 是 一个 设备
地址 (7 位) 和 这 r/w 位 为 selecting 读 或者 写
模式. 至 是 能 至 有 更多 比 一个 mopll 在 一个
I
2
c-总线 系统, 一个 的 四 可能 地址 是 选择
取决于 在 这 电压 应用 至 地址 选择
管脚 作 (看 表格 5).
这 tda6650tt; tda6651tt fulfils 这 快 模式
I
2
c-总线, 符合 至 这 飞利浦 I
2
c-总线 规格 (看
Chapter 20), 除了 为 这 定时 作 描述 在 图.4.
这 i
2
c-总线 接口 是 设计 在 此类 一个 方法 那 这
管脚 SCL 和 SDA 能 是 连接 至 5, 3.3 或者 至 2.5 V
牵引的-向上 I
2
c-总线 线条, 取决于 在 这 电压 应用
至 管脚 bvs (看 表格 2).
管脚 BVS
连接
总线
VOLTAGE
逻辑 水平的
低 高
至 地面 2.5 V 0 至 0.75 V 1.75 至 5.5 V
打开-电路 3.3 V 0 至 1.0 V 2.3 至 5.5 V
至V
CC
5 V 0 至 1.5 V 3.0 至 5.5 V
: 点此下载
