定时 图解 的 I
2
CBUS
数据 Validity 在 这 I
2
CBUS
I
2
C 总线 接口
数据 传递 从 微处理器 至 这
TDA7319 和 viceversa takes 放置 thru 这 2
线 I
2
C 总线 接口, consisting 的 这 二
线条 SDA 和 SCL (拉-向上 电阻器 至 积极的
供应 电压 必须 是 externally 连接).
数据 Validity
作 显示 在 图. 3, 这 数据 在 这 SDA 线条 必须
是 稳固的 在 这 高 时期 的 这 时钟. 这
高 和 低 状态 的 这 数据 线条 能 仅有的
改变 当 这 时钟 信号 在 这 SCL 线条 是
低.
开始 和 停止 情况
作 显示 在 图.4 一个 开始 情况 是 一个 高 至
低 转变 的 这 SDA 线条 当 SCL 是
高. 这 停止 情况 是 一个 低 至 高 tran-
sition 的 这 SDA 线条 当 SCL 是 高.
字节 Format
每 字节 transferred 至 这 SDA 线条 必须 con-
tain 8 位. 各自 字节 必须 是 followed 用 一个 交流-
知识 位. 这 MSB 是 transferred 第一.
Acknowledge
这 master (
µ
p) puts 一个 resistive 高 水平的 在 这
SDA 线条 在 这 acknowledge 时钟 脉冲波 (看
图. 5). 这 附带的 (audioprocessor) 那 交流-
knowledges 有 至 拉-向下 (低) 这 SDA 线条
在 这 acknowledge 时钟 脉冲波, 所以 那 这
SDA 线条 是 稳固的 低 在 这个 时钟 脉冲波.
这 audioprocessor 这个 有 被 addressed
有 至 发生 一个 acknowledge 一个fter 这 recep-
tion of 各自 字节, 否则 这 SDA 线条 仍然是
在 这 高 水平的 在 这 ninth 时钟 脉冲波
时间. 在 这个 情况 这 主控 传输者 能 gen-
erate 这 停止 信息 在 顺序 至 abort 这
转移.
传递 没有 Acknowledge
Avoiding 至 发现 这 acknowledge of 这 音频的-
处理器, 这
µ
P 能 使用 一个 simplier transmis-
sion: simply 它 发生 这 9th 时钟 脉冲波 和-
输出 checking 这 从动装置 acknowledging, 和 然后
发送 这 新 数据.
这个 approach 的 航线 是 较少 保护 从
misworking 和 减少 这 噪音 免除.
Acknowledge 在 这 I
2
CBUS
TDA7319
7/16
: 点此下载
