DAC8512FP_集成电路资料查询网

DAC8512
–4–
rev. 一个
CLR
t
csh
D11 D10 D9 D8 D7 D6 D5 D3D4 D1D2 D0
t
ld2
t
css
t
ld1
t
S
t
dh
t
ds
t
cl
t
ch
t
ldw
t
s
t
clrw
±
1 lsb
错误 带宽
SDI
CLK
CS
SDI
CLK
FS
ZS
V
输出
LD
LD
图示 1. 定时 图解
数据
变换
寄存器
静电释放 保护 二极管 至 v
DD
和 地
SDI
CS
CLK
图示 2. 相等的 时钟 输入 逻辑
表格 i. 控制-逻辑 真实 表格
CS
2
CLK
2
CLR LD
串行 变换 寄存器 函数 dac 寄存器 函数
H X H H 非 效应 Latched
L L H H 非 效应 Latched
L H H H 非 效应 Latched
L
↑
+ H H 变换-寄存器-数据 先进的 一个 位 Latched
↑
+ L H H 变换-寄存器-数据 先进的 一个 位 Latched
HX H
↓
– 非 效应 updated 和 电流 变换 寄存器 内容
H X H L 非 效应 Transparent
H X L X 非 效应 承载 和 所有 zeros
HX
↑
+ H 非 效应 latched 所有 zeros
注释
l
↑
+ 积极的 逻辑 转变;
↓
– 负的 逻辑 转变; x = don’t 小心.
2
CS
和 clk 是 interchangeable.
3
Returning
CS
高 避免 一个 额外的 “false clock” 的 串行 数据 输入.
4
做 不 时钟 在 串行 数据 当
LD
是 低.

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

DAC8512 –4– rev. 一个 CLR t csh D11 D10 D9 D8 D7 D6 D5 D3D4 D1D2 D0 t ld2 t css t ld1 t S t dh t ds t cl t ch t ldw t s t clrw ± 1 lsb 错误带宽 SDI CLK CS SDI CLK FS ZS V 输出 LD LD 图示 1. 定时图解数据变换寄存器静电释放保护二极管至 v DD 和地 SDI CS CLK 图示 2. 相等的时钟输入逻辑表格 i. 控制-逻辑真实表格 CS 2 CLK 2 CLR LD 串行变换寄存器函数 dac 寄存器函数 H X H H 非效应 Latched L L H H 非效应 Latched L H H H 非效应 Latched L ↑ + H H 变换-寄存器-数据先进的一个位 Latched ↑ + L H H 变换-寄存器-数据先进的一个位 Latched HX H ↓ – 非效应 updated 和电流变换寄存器内容 H X H L 非效应 Transparent H X L X 非效应承载和所有 zeros HX ↑ + H 非效应 latched 所有 zeros 注释 l ↑ + 积极的逻辑转变; ↓ – 负的逻辑转变; x = don’t 小心. 2 CS 和 clk 是 interchangeable. 3 Returning CS 高避免一个额外的 “false clock” 的串行数据输入. 4 做不时钟在串行数据当 LD 是低.

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com