®
5
DAC7611
定时 图解
逻辑 真实 表格
串行 变换
CS
(1)
CLK
(1)
CLR LD 寄存器 dac 寄存器
H X H H 非 改变 非 改变
L L H H 非 改变 非 改变
L H H H 非 改变 非 改变
L
↑
H H 先进的 一个 位 非 改变
↑
L H H 先进的 一个 位 非 改变
H
(2)
XH
↓
非 改变 改变 至 值 的
串行 变换 寄存器
H
(2)
XHL
(3)
非 改变 Transparent
H X L X 非 改变 承载 和 000
H
HX
↑
H 非 改变 latched 和 000
H
↑
积极的 逻辑 转变;
↓
负的 逻辑 转变; x = don’t 小心.
注释: (1) cs 和 clk 是 interchangeable. (2) 一个 高 值 是 建议的
在 顺序 至 避免 至 “false clock” 从 advancing 这 变换 寄存器 和 changing
这 dac 电压. (3) 如果 数据 是 clocked 在 这 串行 寄存器 当 ld 是 低,
这 dac 输出 电压 将 改变, reflecting 这 电流 值 的 这 串行
变换 寄存器.
定时 规格
T
一个
= –40
°
c 至 +85
°
c 和 v
DD
= +5v.
标识 描述 最小值 典型值 最大值 单位
t
CH
时钟 宽度 高 30 ns
t
CL
时钟 宽度 低 30 ns
t
LDW
加载 脉冲波 宽度 20 ns
t
DS
数据 建制 15 ns
t
DH
数据 支撑 15 ns
t
CLRW
clear 脉冲波 宽度 30 ns
t
LD1
加载 建制 15 ns
t
LD2
加载 支撑 10 ns
t
CSS
选择 30 ns
t
CSH
Deselect 20 ns
便条: 所有 输入 控制 信号 是 指定 和 t
R
= t
F
= 5ns (10% 至 90%
的 +5v) 和 安排时间 从 一个 电压 水平的 的 1.6v. 这些 参数 是
有保证的 用 设计 和 是 不 主题 至 生产 测试.
D11
(msb) (lsb)
SDI
CLK
CS
LD
D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
t
CSS
t
LD1
t
LD2
t
CSH
LD
FS
ZS
CLR
V
输出
t
LDW
t
S
t
CLRW
t
S
±
1 lsb
错误 带宽
SDI
CLK
t
CL
t
CH
t
DH
t
DS
: 点此下载
