DAC8408
–9–
rev. 一个
图示 4. 相等的 dac 电路 (aii 数字的 输入 低)
数字的 部分
图示 5 显示 这 数字的 输入/输出 结构 为 一个 位.
这 数字的 wr,
WR
, 和
RD
控制 显示 在 这 图示 是
内部 发生 从 这 外部 一个/
B
, r/
W
,
DS1
, 和
DS2
信号. 这 结合体 的 这些 信号 decide 这个 dac 是
选择. 这 数字的 输入 是 cmos 反相器, 设计 此类
那 ttl 输入 水平 (2.4 v 和 0.8 v) 是 转变 在
cmos 逻辑 水平. 当 这 数字的 输入 是 在 这 区域 的 1.2 v
至 1.8 v, 这 输入 stages 运作 在 它们的 直线的 区域 和 绘制
电流 从 这 +5 v 供应 (看 典型 供应 电流 vs.
逻辑 水平的 曲线 在 页 6). 它 是 推荐 那 这 数字的
输入 电压 是 作 关闭 至 v
DD
和 dgnd 作 是 实际的 在
顺序 至 降低 供应 电流. 这个 准许 最大 sav-
ings 在 电源 消耗 固有的 和 cmos 设备. 这
三-状态 readback 数字的 输出 驱动器 (在 这 起作用的 模式)
提供 ttl-兼容 数字的 输出 和 一个 风扇-输出 的 一个
ttl 加载. 这 三 状态 数字的 readback 泄漏-电流 是
典型地 5 na.
图示 5. 数字的 输入/输出 结构
接口 逻辑 部分
dac 运行 模式
• 所有 dacs 在 支撑 模式.
• dac 一个, b, c, 或者 d individually 选择 (写 mode).
• dac 一个, b, c, 或者 d individually 选择 (读 mode).
• dacs 一个 和 c 同时发生地 选择 (写 模式).
• dacs b 和 d 同时发生地 选择 (写 模式).
dac 选择:
控制 输入,
DS1
,
DS2
, 和 一个/
B
选择
这个 dac 能 接受 数据 从 这 输入 端口 (看 模式 se-
lection 表格).
模式 选择:
控制 输入
DS
和 r/
W
控制 这 oper-
ating 模式 的 这 选择 dac.
写 模式:
当 这 控制 输入
DS
和 r/
W
是 两个都
低, 这 选择 dac 是 在 这 写 模式. 这 输入 数据
latches 的 这 选择 dac 是 transparent, 和 它的 相似物 输出-
放 responds 至 activity 在 这 数据 输入 db0–db7.
支撑 模式:
这 选择 dac 获得 retains 这 数据 那 是
呈现 在 这 总线 线条 just 较早的 至
DS
或者 r/
W
going 至 一个 高
状态. 所有 相似物 输出 仍然是 在 这 值 相应的 至
这 数据 在 它们的 各自的 latches.
读 模式:
当
DS
是 低 和 r/
W
是 高, 这 选择
dac 是 在 这 读 模式, 和 这 数据 使保持 在 这 适合的
获得 是 放 后面的 面向 这 数据 总线.
模式 选择 表格
控制 逻辑
DS1 DS2 一个/
B
r/
W
模式 DAC
L H H L 写 一个
L H L L 写 B
H L H L 写 C
H L L L 写 D
L H H H 读 一个
L H L H 读 B
H L H H 读 C
H L L H 读 D
L L H L 写 一个&放大;c
L L L L 写 b&放大;d
H H X X 支撑 一个/b/c/d
L L H H 支撑 一个/b/c/d
L L L H 支撑 一个/b/c/d
l = 低 状态, h = 高 状态, x = irrelevant
: 点此下载
