9
®
DAC4814
discussion 的
规格
输入 代号
所有 数字的 输入 的 这 dac4814 是 ttl 和 5v cmos
兼容. 输入 代号 为 这 dac4814 是 也 usb
(单极的 笔直地 二进制的) 或者 bob (双极 补偿 二进制的)
取决于 在 这 模式 的 运作. 看 图示 3 为
±
10V
双极 连接. 看 计算数量 4 和 5 为 0 至 10v 和 0
至 –10v 单极的 连接.
单极的 和 双极
输出 为 选择 输入
数字的 输入 单极的 (usb) 双极 (bob)
FFF
十六进制
+full 规模 +full 规模
800
十六进制
+1/2 全部 规模 零
7FF
十六进制
+1/2 全部 规模 – 1 lsb 零 – 1 lsb
000
十六进制
零 –full 规模
integral 或者 相关的 线性
这个 期, 也 知道 作 终止 要点 线性, describes 这
转移 函数 的 相似物 输出 至 数字的 输入 代号.
integral 线性 错误 是 这 背离 的 这 相似物 输出
相比 代号 转移 函数 从 一个 笔直地 线条 描绘
通过 这 终止 点.
差别的 非线性
差别的 非线性 是 这 背离 从 一个 完美的 1
lsb 改变 在 这 输出 电压 当 这 输入 代号
改变 用 1 lsb. 一个 差别的 非线性 规格
的
±
1 lsb 最大 guarantees monotonicity.
单极的 补偿 错误
这 输出 电压 为 代号 000
十六进制
当 这 dac 是 在
单极的 模式 的 运作.
双极 零 错误
这 输出 电压 为 代号 800
十六进制
当 这 dac 是 在 这
双极 模式 的 运作.
增益 错误
这 背离 的 这 输出 电压 span (v
最大值
– v
最小值
)
从 这 完美的 span 的 10v – 1 lsb (单极的 模式) 或者 20v
– 1 lsb (双极 模式). 这 增益 错误 是 指定 和 和
没有 这 内部的 +10v 涉及 错误 包含.
输出 安排好 时间
这 时间 必需的 为 这 输出 电压 至 settle 在里面 一个
percentage-的-全部-规模 错误 带宽 为 一个 全部 规模 转变.
安排好 至
±
0.012% (1/2 lsb) 是 指定 为 这 dac4814.
数字的-至-相似物 glitch
ideally, 这 dac 输出 将 制造 一个 clean 步伐 改变 在
回馈 至 一个 输入 代号 改变. 在 reality, glitches 出现
在 这 转变. 看 典型 效能 曲线.
数字的 串扰
数字的 串扰 是 这 glitch impulse 量过的 在 这 输出
的 一个 dac 预定的 至 一个 全部 规模 转变 在 这 其它
dac—see 典型 效能 曲线. 它 是 dominated 用
数字的 连接. 也, 这 整体的 范围 的 这 glitch 脉冲波
是 指定 在 nv–s. 看 表格 的 电的 规格.
数字的 feedthrough
数字的 feedthrough 是 这 噪音 在 一个 dac 输出 预定的 至
activity 在 这 数字的 inputs—see 典型 效能
曲线.
运作
dacs 能 是 updated 同时发生地 或者 independently 作
必需的. 数据 是 transferred 在 下落 时钟 edges 在 一个
48-位 变换 寄存器. dac d msb 是 承载 第一. 数据 是
transferred 至 这 dac 寄存器 当 这 获得 信号
是 brought 低. 这 数据 是 latched 当 这 获得
信号 是 brought 高. 所有 获得 信号 将 是 系
一起 至 准许 同时发生的 更新 的 这 dacs 如果 re-
quired. 这 输出 的 这 dac 变换 寄存器 是 提供 至
准许 cascading 的 一些 dacs 在 这 一样 位 stream. 用
使用 独立的 信号 为 获得 一个 , 获得 b,
获得 c, 和 获得 d 它 是 可能 至 更新 一个 的 这
四 dacs 每 12 时钟 循环.
当 clr 是 brought 低, 这 输入 变换 寄存器 是
cleared 至 000
十六进制
当 这 dac 寄存器 = 800
十六进制
. 如果
获得 是 brought 低 之后 clr, 这 dacs 是 updated
和 000
十六进制
结果 在 –10v (双极) 或者 0v (单极的) 在
这 输出.
电路 描述
各自 的 这 四 dacs 在 这 dac4814 组成 的 一个 cmos
逻辑 部分, 一个 cmos dac cell, 和 一个 输出 放大器.
一个 buried-齐纳 +10.0v 涉及 和 一个 涉及 反相器
(为 一个 –10.0v 涉及) 是 shared 用 所有 dacs.
图示 1 是 一个 simplified 电路 为 一个 dac cell. 一个 r, 2r
ladder 网络 是 驱动 用 一个 电压 涉及 在 v
REF
.
电流 从 这 ladder 是 切换 也 至 i
输出
或者 agnd
用 12 单独的-柱子 翻倍-throw cmos switches. 这个 主要的-
tains 常量 电流 在 各自 leg 的 这 ladder regardless 的
数字的 输入 代号. 这个 制造 这 阻抗 在 v
REF
con-
stant (它 能 是 驱动 用 也 一个 电压 或者 电流 谈及-
ence). 这 涉及 能 是 也 积极的 或者 负的
极性 和 一个 范围 的 向上 至
±
10v.
图示 1. simplified 电路 图解 的 dac cell.
D11
(msb)
D10 D9 D0
(lsb)
AGND
I
RRR
2R 2R 2R 2R 2R
R
输出
V
REF
R
FB
: 点此下载
