DAC8043
–6–
rev. c
图示 1. 数字的 输入 保护
这 数字的 电路系统 形式 一个 接口 在 这个 串行 数据 能
是 承载 下面 微处理器 控制 在 一个 12-位 变换 regis-
ter 和 然后 transferred, 在 并行的, 至 这 12-位 dac 寄存器.
一个 simplified 电路 的 这 dac8043 是 显示 在 图示 2. 一个
inverted r-2r ladder 网络 consisting 的 硅-chrome,
高级地-稳固的 (+50 ppm/
°
c) 薄的-影片 电阻器, 和 twelve pairs
的 nmos 电流-steering switches.
这些 switches steer binarily weighted 电流 在 也 i
输出
或者 地; 这个 产量 一个 常量 电流 在 各自 ladder leg, 关于-
较少 的 数字的 输入 代号. 这个 常量 电流 结果 在 一个 con-
stant 输入 阻抗 在 v
REF
equal 至 r. 这 v
REF
输入 将
是 驱动 用 任何 涉及 电压 或者 电流, 交流 或者 直流 那 是
在里面 这 限制 陈述 在 这 绝对 最大 比率.
这 twelve 输出 电流-steering nmos 场效应晶体管 switches 是 在
序列 和 各自 r-2r 电阻, 它们 能 introduce 位 errors 如果 所有
是 的 这 一样 r
在
阻抗 值. 它们 是 设计 此类
那 这 转变 “on” 阻抗 是 binarily scaled 所以 那 这
电压 漏出 横过 各自 转变 仍然是 常量. 如果, 为 ex-
ample, 转变 1 的 图示 2 是 设计 和 一个 “on” resis-
tance 的 10
Ω
, 转变 2 为 20
Ω
, 等., 一个 常量 5 mv 漏出 将
然后 是 maintained 横过 各自 转变.
写 循环 定时 图解
参数 定义
integral 非线性 (inl)
这个 是 这 单独的 大多数 重要的 dac 规格. adi mea-
sures inl 作 这 最大 背离 的 这 相似物 输出 (从
这 完美的) 从 一个 笔直地 线条 描绘 在 这 终止 点. 它
是 表示 作 一个 百分比 的 全部-规模 范围 或者 在 条款 的 lsbs.
谈及 至 pmi 1988 数据 书 部分 11 为 额外的 数字的-
至-相似物 转换器 定义.
接口 逻辑 信息
这 dac8043 有 被 设计 为 使容易 的 运作. 这
定时 图解 illustrates 这 输入 寄存器 加载 sequence.
便条 那 这 大多数 重大的 位 (msb) 是 承载 第一.
once 这 输入 寄存器 是 全部, 这 数据 是 transferred 至 这
dac 寄存器 用 带去
LD
短促地 低.
数字的 部分
这 dac8043’s 数字的 输入, sri,
LD
, 和 clk, 是 ttl
兼容. 这 输入 电压 水平 影响 这 数量 的 cur-
rent 描绘 从 这 供应; 顶峰 供应 电流 occurs 作 这
数字的 输入 (v
在
) passes 通过 这 转变 区域. 看 这
供应 电流 vs. 逻辑 输入 电压 图表 located 下面 这
典型 效能 特性 曲线. 维持 这 digi-
tal 输入 电压 水平 作 关闭 作 可能 至 这 供应, v
DD
和 地, 降低 供应 电流 消耗量.
这 dac8043’s 数字的 输入 有 被 设计 和 静电释放 re-
sistance 组成公司的 通过 细致的 布局 和 这 包括 的
输入 保护 电路系统. 图示 1 显示 这 输入 保护
二极管 和 序列 电阻; 这个 输入 结构 是 duplicated 在
各自 数字的 输入. 高 电压 静态的 charges 应用 至 这 在-
puts 是 shunted 至 这 供应 和 地面 围栏 通过 向前
片面的 二极管. 这些 保护 二极管 是 设计 至 clamp
这 输入 至 好 在下 有危险的 水平 在 静态的 释放
情况.
一般 电路 信息
这 dac8043 是 一个 12-位 乘以 d/一个 转换器 和 一个 非常
低 温度 系数. 它 包含 一个 r-2r 电阻 ladder
网络, 数据 输入 和 控制 逻辑, 和 二 数据 寄存器.
: 点此下载
