4
®
DAC902
管脚 DESIGNATOR 描述
1 位 1 数据 位 1 (d11), msb
2 位 2 数据 位 2 (d10)
3 位 3 数据 位 3 (d9)
4 位 4 数据 位 4 (d8)
5 位 5 数据 位 5 (d7)
6 位 6 数据 位 6 (d6)
7 位 7 数据 位 7 (d5)
8 位 8 数据 位 8 (d4)
9 位 9 数据 位 9 (d3)
10 位 10 数据 位 10 (d2)
11 位 11 数据 位 11 (d1)
12 位 12 数据 位 12 (d0), lsb
13 NC 非 连接
14 NC 非 连接
15 PD 电源 向下, 控制 输入; 起作用的
高.
包含 内部的 拉-向下 电路;
将 是 left unconnected 如果 不 使用.
16 int/ext 涉及 选择 管脚; 内部的 ( = 0) 或者
外部 ( = 1) 涉及 运作.
17 REF
在
涉及 输入/输出. 看 applica-
tions 部分 为 更远 详细信息.
18 FSA 全部-规模 输出 调整
19 BW 带宽/噪音 减少 管脚:
绕过 和 0.1
µ
f 至 +v
一个
为 最佳的
效能.
20 AGND 相似物 地面
21 I
输出
complementary dac 电流 输出
22 I
输出
dac 电流 输出
23 BYP 绕过 node: 使用 0.1
µ
f 至 agnd
24 +V
一个
相似物 供应 电压, 2.7v 至 5.5v
25 NC 非 连接
26 DGND 数字的 地面
27 +V
D
数字的 供应 电压, 2.7v 至 5.5v
28 CLK 时钟 输入
管脚 描述管脚 配置
顶 视图 soic, tssop
典型 连接 电路
位 1
位 2
位 3
位 4
位 5
位 6
位 7
位 8
位 9
位 10
位 11
位 12
NC
NC
CLK
+V
D
DGND
NC
+V
一个
BYP
I
输出
I
输出
AGND
BW
FSA
REF
在
int/ext
PD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
DAC902
电流
来源
LSB
Switches
Segmented
MSB
Switches
+1.24v ref.
Latches
12-位 数据 输入
d11.......d0
DAC902
FSA
BW
+V
D
+V
一个
R
设置
AGND CLK DGND
REF
在
0.1
µ
F
int/ext
I
输出
I
输出
BYP
PD
20pF
50
Ω
50
Ω
20pF
1:1
0.1
µ
F
0.1
µ
F
+5V
+5V