4
®
dac7800, 01, 02
DAC7800
块 图解
dac 一个
dac b
dac 一个 寄存器
12
12
12
upd b
I
agnd b
R
V
V
R
I
agnd 一个
upd 一个
输出 b
fb b
ref b
ref 一个
fb 一个
输出 一个
12
V
DD
9
DGND
10
15
16
14
13
4
3
2
1
6
dac b 寄存器
位 0
位 11
位 12
位 23
控制 逻辑 和 变换 寄存器
7 11
CLR
12
DAC7800
数据
在
5
CLK
8
CS
管脚 配置
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
agnd 一个
CLK
upd 一个
数据 在
CS
agnd b
I
R
V
V
CLR
upd b
DGND
输出 一个
fb 一个
ref 一个
输出 b
DAC7800
顶 视图
插件
I
R
V
fb b
ref b
DD
数据 在
位 0 位 23bit 22bit 21bit 20bit 19bit 18bit 17bit 16bit 15bit 14bit 13bit 12bit 11bit 10bit 9bit 8bit 7bit 6bit 5bit 4bit 3bit 2bit 1
LSB
dac 一个
MSB
dac 一个
LSB
dac b
MSB
dac b
dac7800 数据 输入 sequence
dac7800 数字的 接口 块 图解
24-位
变换 寄存器
dac 一个 寄存器
upd 一个
数据 在
CLK
upd b
LSB MSB
dac b 寄存器
LSB MSB
位
23
位
12
位
11
位
0
CLK
数据 输入 format
CLK upd 一个 upd b CS CLR 函数
X X X X 0 所有 寄存器 内容 设置 至 0’s (异步的).
X X X 1 X 非 数据 转移.
X X 0 1 输入 数据 是 clocked 在 输入 寄存器 (location 位 23) 和 previous 数据 shifts.
X 0 1 0 1 输入 寄存器 位 23 (lsb)—12 (msb) 是 承载 在 dac 一个.
X 1 0 0 1 输入 寄存器 位 11 (lsb)—0 (msb) 是 承载 在 dac b.
X 0 0 0 1 输入 寄存器 位 23 (lsb)—12 (msb) 是 承载 在 dac 一个, 和 输入 寄存器 位 11 (lsb)—0 (msb)
是 承载 在 dac b.
x = don’t 小心.
意思 下落 边缘 triggered.
逻辑 真实 表格