DAC0830 序列 应用 Hints
(持续)
拉 WR
2
低 将 然后 更新 这 相似物 输出. 一个 逻辑
“1” 在 也 的 这些 线条 将 阻止 这 changing 的 这
相似物 输出.
1.2 单独的-缓冲 运作
在 一个 微处理器 控制 系统 在哪里 最大 数据
throughput 至 这 DAC 是 的 primary concern, 或者 当 仅有的
一个 DAC 的 一些 needs 至 是 updated 在 一个 时间, 一个
单独的-缓冲 配置 能 是 使用. 一个 的 这 二
内部的 寄存器 准许 这 数据 至 流动 通过 和 这
其它 寄存器 将 提供 作 这 数据 获得.
数字的 信号 feedthrough (看 部分 1.5) 是 使减少到最低限度 如果
这 输入 寄存器 是 使用 作 这 数据 获得. 定时 为 这个
模式 是 显示 在
图示 4
.
单独的-buffering 在 一个 “stand-alone” 系统 是 达到 用
strobing WR
1
低 至 更新 这 DAC 和 cs, WR
2
和
XFER grounded 和 ILE 系 高.
1.3 流动-通过 运作
Though primarily 设计 至 提供 微处理器 inter-
面向 兼容性, 这 微观的-dac’s 能 容易地 是 config-
ured 至 准许 这 相似物 输出 至 continuously 反映 这
状态 的 一个 应用 数字的 输入. 这个 是 大多数 有用的 在 appli-
cations 在哪里 这 DAC 是 使用 在 一个 持续的 反馈
控制 循环 和 是 驱动 用 一个 二进制的 向上-向下 计数器, 或者 在
函数 一代 电路 在哪里 一个 只读存储器 是 continuously
供应 DAC 数据.
Simply grounding cs, WR
1
,wr
2
, 和 XFER 和 tying ILE
高 准许 两个都 内部的 寄存器 至 follow 这 应用 数字的
输入 (流动-通过) 和 直接地 影响 这 DAC 相似物
输出.
1.4 控制 信号 定时
当 接合 这些 微观的-dac 至 任何 微处理器,
那里 是 二 重要的 时间 relationships 那 必须 是 con-
sidered 至 insure 恰当的 运作. 这 第一 是 这 最小
WR strobe 脉冲波 宽度 这个 是 指定 作 900 ns 为 所有
有效的 运行 情况 的 供应 电压 和 包围的
温度, 但是 典型地 一个 脉冲波 宽度 的 仅有的 180ns 是
足够的 如果 V
CC
=15V
直流
. 一个 第二 仔细考虑 是 那 这
有保证的 最小 数据 支撑 时间 的 50ns 应当 是 符合
或者 erroneous 数据 能 是 latched. 这个 支撑 时间 是 定义
作 这 长度 的 时间 数据 必须 是 使保持 有效的 在 这 数字的
输入
之后
一个 qualified (通过 cs) WR strobe 制造 一个 低 至
高 转变 至 获得 这 应用 数据.
如果 这 controlling 设备 或者 系统 做 不 本质上 满足
这些 定时 规格 这 DAC 能 是 treated 作 一个 慢
记忆 或者 附带的 和 utilize 一个 技巧 至 扩展 这
写 strobe. 一个 简单的 extension 的 这 写 时间, 用 adding
一个 wait 状态, 能 同时发生地 支撑 这 写 strobe 起作用的
和 数据 有效的 在 这 总线 至 satisfy 这 最小 WR 脉冲波-
宽度. 如果 这个 做 不 提供 一个 sufficient 数据 支撑 时间 在
这 终止 的 这 写 循环, 一个 负的 边缘 triggered
一个-shot 能 是 包含 在 这 系统 写 strobe
和 这 WR 管脚 的 这 dac. 这个 是 illustrated 在
图示 5
为
一个 exemplary 系统 这个 提供 一个 250ns WR strobe
时间 和 一个 数据 支撑 时间 的 较少 比 10ns.
这 恰当的 数据 设置-向上 时间 较早的 至 这 闭锁 边缘 (lo 至
HI 转变) 的 这 WR strobe, 是 insured 如果 这 WR 脉冲波-
宽度 是 在里面 规格 和 这 数据 是 有效的 在 这 总线 为 这
持续时间 的 这 DAC WR strobe.
1.5 数字的 信号 Feedthrough
当 数据 是 latched 在 这 内部的 寄存器, 但是 这 数字的
输入 是 changing 状态, 一个 narrow 尖刺 的 电流 将 流动
输出 的 这 电流 输出 terminals. 这个 尖刺 是 造成 用
这 迅速 切换 的 内部的 逻辑 门 那 是 responding
至 这 输入 改变.
那里 是 一些 recommendations 至 降低 这个 效应.
当 闭锁 数据 在 这 dac, 总是 使用 这 输入 寄存器
作 这 获得. 第二, 减少 这 V
CC
供应 为 这 DAC
从 +15V 至 +5V 提供 一个 因素 的 5 改进 在 这
巨大 的 这 feedthrough, 但是 在 这 费用 的 内部的
逻辑 切换 速. 最终, 增加 C
C
(
图示 8
)toa
值 consistent 和 这 真实的 电路 带宽 需要-
ments 能 提供 一个 substantial damping 效应 在 任何
输出 尖刺.
00560807
ILE=LOGIC “1”; WR2 和 XFER GROUNDED
图示 4.
dac0830/dac0832
www.国家的.com11
: 点此下载
