5
®
DAC7715
管脚 configuration—u 包装
顶 视图 SOIC
管脚 descriptions—u 包装
管脚 LABEL 描述
1V
CC
积极的 供应 电压, +15v 名义上的.
2V
OUTD
dac d 电压 输出
3V
OUTC
dac c 电压 输出
4V
REFL
涉及 输入 电压 低. sets 最小 输出-
放 电压 为 所有 dacs.
5V
REFH
涉及 输入 电压 高. sets 最大 输出-
放 电压 为 所有 dacs.
6V
OUTB
dac b 电压 输出
7V
OUTA
dac 一个 电压 输出
8V
SS
负的 供应 电压, 0v 或者 –15v 名义上的.
9 地 地面
10 SDI 串行 数据 输入
11 CLK 串行 数据 时钟
12 CS 碎片 选择 输入
13 LOADDACS 所有 dac 寄存器 变为 transparent 当
loaddacs 是 低. 它们 是 在 这 latched 状态
当 loaddacs 是 高.
14 LOADREG 这 选择 输入 寄存器 变为 transparent
当 loadreg 是 低. 它 是 在 这 latched 状态
当 loadreg 是 高.
15 重置 异步的 重置 输入. sets dac 和 输入
寄存器 至 也 零-规模 (000
H
) 或者 mid-规模
(800
H
) 当 低. resetsel 确定 这个
代号 是 起作用的.
16 RESETSEL 当 低, 一个 低 在 重置 将 导致 这 dac
和 输入 寄存器 至 是 设置 至 代号 000
H
. 当
resetsel 是 高, 一个 低 在 重置 将 设置 这
寄存器 至 代号 800
H
.
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V
CC
V
OUTD
V
OUTC
V
REFL
V
REFH
V
OUTB
V
OUTA
V
SS
RESETSEL
重置
LOADREG
LOADDACS
CS
CLK
SDI
地
DAC7715U