DAC5675
SLAS352B
–
12月 2001
–
修订 六月 2002
7
www.德州仪器.com
数字的 输入 (持续)
图示 4 显示 一个 图式 的 这 相等的 cmos/ttl-兼容 数字的 输入 的 这 dac5675, 有效的 为
管脚 睡眠 和 dlloff.
数字的 输入
内部的
数字的 在
DVDD
DGND
DAC5675
图示 4. cmos/ttl 数字的 相等的 输入
时钟 输入 和 定时
这 dac5675 comprises 一个 延迟 锁 循环 dll 为 内部的 时钟 排成直线. enabling 这 dll 是 控制
用 管脚 dlloff. 这 dll 应当 是 使能 为 更新 比率 在 excess 的 100 msps. 这 dll 工作 仅有的 至
maximize 建制 和 支撑 时间 的 这 数字的 输入 和 做 不 影响 这 相似物 输出 的 这 dac. 图示 5
显示 这 时钟 和 数据 输入 定时 图解. 这 dac5675 特性 一个 差别的 时钟 输入. 内部的
边缘-triggered flip-flops 获得 这 输入 文字 在 这 rising 边缘 的 这 积极的 时钟 输入 clk (下落 边缘 的
这 负的/complementary 时钟 输入 clkc). 这 dac 核心 是 updated 和 这 数据 文字 在 这 下列的
rising 边缘 的 这 积极的 时钟 输入 clk (下落 边缘 的 clkc). 这个 结果 在 一个 转换 latency 的 一个
时钟 循环. 这 dac5675 提供 为 最小 建制 和 支撑 时间 (>0.25 ns), 准许 为 noncritical
外部 接口 定时. 这 时钟 职责 循环 能 是 选择 arbitrarily 下面 这 定时 constraints 列表 在
这
电的 特性
部分. 不管怎样, 一个 50% 职责 循环 给 这 最佳的 动态 效能.
这 dac5675 时钟 输入 能 是 驱动 用 一个 差别的 sine 波. 这 交流 连接, 在 结合体 和 内部的
偏置 确保 那 这 sine 波 输入 是 集中 在 这 最佳的 一般模式 电压 那 是 必需的 为
这 内部的 时钟 缓存区. 这 dac5675 时钟 输入 能 也 是 驱动 单独的-结束, 这个 是 显示 在 图示 6.
这 最好的 sfdr 效能 是 典型地 达到 用 驱动 这 输入 differentially.
: 点此下载
