7
®
DAC712
discussion 的
规格
线性 错误
线性 错误 是 定义 作 这 背离 的 这 相似物
输出 从 一个 笔直地 线条 描绘 在 这 终止 点 的
这 转移 典型的.
差别的 线性 错误
差别的 线性 错误 (dle) 是 这 背离 从
1lsb 的 一个 输出 改变 从 一个 调整 状态 至 这
next. 一个 dle 规格 的
±
1/2lsb 意思 那 这 输出
步伐 大小 能 范围 从 1/2lsb 至 3/2lsb 当 这 数字的
输入 代号 改变 从 一个 代号 文字 至 这 调整 代号
文字. 如果 这 dle 是 更多 积极的 比 –1lsb, 这 d/一个 是
said 至 是 monotonic.
MONOTONICITY
一个 d/一个 转换器 是 monotonic 如果 这 输出 也 增加
或者 仍然是 这 一样 为 增加 数字的 输入 值.
monotonicity 的 dac712 是 有保证的 在 这 specifica-
tion 温度 范围 至 13, 14, 15, 和 16 位 为 perfor-
mance grades dac712p/u, dac712pb/ub, dac712pk/
uk, 和 dac712pl/ul 各自.
安排好 时间
安排好 时间 是 这 总的 时间 (包含 回转 时间) 为 这
d/一个 输出 至 settle 至 在里面 一个 错误 带宽 周围 它的 最终
值 之后 一个 改变 在 输入. 安排好 时间 是 指定 至
在里面
±
0.003% 的 全部 规模 范围 (fsr) 为 一个 输出
步伐 改变 的 20v 和 1lsb. 这 1lsb 改变 是 mea-
sured 在 这 主要的 carry (ffff
十六进制
至 0000
十六进制
, 和 0000
十六进制
至 ffff
十六进制
: btc 代号), 这 输入 转变 在 这个
worst-情况 安排好 时间 occurs.
总的 调和的 扭曲量 + 噪音
总的 调和的 扭曲量 + 噪音 是 定义 作 这 比率 的
这 正方形的 root 的 这 总 的 这 squares 的 这 值 的 这
和声学 和 噪音 至 这 值 的 这 基本的 fre-
quency. 它 是 表示 在 % 的 这 基本的 频率
振幅 在 抽样 比率 f
S
.
信号-至-噪音
和 扭曲量 比率 (sinad)
sinad 包含 所有 这 调和的 和 优秀的 spurious
组件 在 这 定义 的 输出 噪音 电源 在
增加 至 quantizing 和 内部的 随机的 噪音 电源.
sinad 是 表示 在 db 在 一个 指定 输入 频率 和
抽样 比率, f
S
.
数字的-至-相似物 glitch impulse
这 数量 的 承担 injected 在 这 相似物 输出 从
这 数字的 输入 当 这 输入 改变 状态. 它 是 mea-
sured 在 half 规模 在 这 输入 代号 在哪里 作 许多 作
可能 switches 改变 state—from 7fff
十六进制
至 8000
十六进制
.
数字的 feedthrough
当 这 一个/d 是 不 选择, 高 频率 逻辑 activity
在 这 数字的 输入 是 结合 通过 这 设备 和 显示
向上 作 输出 噪音. 这个 噪音 是 数字的 feedthrough.
运作
dac712 是 一个 大而单一的 整体的-电路 16-位 d/一个 con-
verter 完全 和 16-位 d/一个 switches 和 ladder 网-
工作, 电压 涉及, 输出 放大器 和 microproces-
sor 总线 接口.
接口 逻辑
dac712 有 翻倍-缓冲 数据 latches. 这 输入 数据
获得 holds 一个 16-位 数据 文字 在之前 加载 它 在 这
第二 获得, 这 d/一个 获得. 这个 翻倍-缓冲 organiza-
tion 准许 同时发生的 更新 的 一些 d/一个 转换器.
所有 数字的 控制 输入 是 起作用的 低. 谈及 至 块
图解 的 图示 1.
所有 latches 是 水平的-triggered. 数据 呈现 当 这 使能
输入 是 逻辑 “0” 将 enter 这 获得. 当 这 使能
输入 返回 至 逻辑 “1”, 这 数据 是 latched.
这 clr 输入 resets 两个都 这 输入 获得 和 这 d/一个 获得
至 给 一个 双极 零 输出.
逻辑 输入 兼容性
dac712 数字的 输入 是 ttl 兼容 (1.4v 切换
水平的) 和 低 泄漏, 高 阻抗 输入. 因此 这
输入 是 合适的 为 正在 驱动 用 任何 类型 的 5v 逻辑
此类 作 5v cmos 逻辑. 一个 相等的 电路 的 一个 数字的
输入 是 显示 在 图示 2.
数据 输入 将 float 至 逻辑 “0” 和 控制 输入 将
float 至 逻辑 “0” 如果 left unconnected. 它 是 推荐 那
任何 unused 输入 是 连接 至 dcom 至 改进 噪音
免除.
数字的 输入 仍然是 高 阻抗 当 电源 是 止.
输入 编码
dac712 是 设计 至 接受 积极的-真实 二进制的 二’s
complement (btc) 输入 代号 这个 是 兼容 和
双极 相似物 输出 运作. 为 双极 相似物 输出
配置, 一个 数字的 输入 的 7fff
十六进制
给 一个 加 全部
规模 输出, 8000
十六进制
给 一个 minus 全部 规模 输出, 和
0000
十六进制
给 双极 零 输出.
内部的 涉及
dac712 包含 一个 +10v 涉及.
这 涉及 输出 将 是 使用 至 驱动 外部 负载,
sourcing 向上 至 2ma. 这 加载 电流 应当 是 常量,
否则 这 增益 和 双极 补偿 的 这 转换器 将
相异.
: 点此下载
