半导体 组件 industries, llc, 2000
march, 2000 – rev. 2
1
发行 顺序 号码:
mc74hct541a/d
MC74HCT541A
Octal 3-状态 非-反相的
缓存区/线条 驱动器/
线条 接受者 和
lsttl-兼容 输入
high–performance silicon–gate cmos
这 mc74hct541a 是 完全同样的 在 引脚 至 这 ls541. 这个
设备 将 是 使用 作 一个 水平的 转换器 为 接合 ttl 或者 nmos
输出 至 高 速 cmos 输入.
这 hct541a 是 一个 octal non–inverting 缓存区/线条 驱动器/线条
接受者 设计 至 是 使用 和 3–state 记忆 地址 驱动器,
时钟 驱动器, 和 其它 bus–oriented 系统. 这个 设备 特性
输入 和 输出 在 opposite sides 的 这 包装 和 二 anded
active–low 输出 使能.
•
输出 驱动 能力: 15 lsttl 负载
•
ttl/nmos–compatible 输入 水平
•
输出 直接地 接口 至 cmos, nmos 和 ttl
•
运行 电压 范围: 4.5 至 5.5v
•
低 输入 电流: 1
µ
一个
•
在 遵从 和 这 电子元件工业联合会 标准 非. 7a (所需的)东西
•
碎片 complexity: 134 fets 或者 33.5 相等的 门
18
Y1
2
A1
17
Y2
3
A2
16
Y3
4
A3
15
Y4
5
A4
14
Y5
6
A5
13
Y6
7
A6
12
Y7
8
A7
11
Y8
9
A8
OE1
OE2
1
19
输出
使能
数据
输入
Non–Inverting
输出
管脚 20 = v
CC
管脚 10 = 地
逻辑 图解
引脚: 20–lead 包装
(顶 视图)
1920 18 17 16 15 14
21 34567
V
CC
13
8
12
9
11
10
OE2 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8
OE1 A1 A2 A3 A4 A5 A6 A7 A8 地
L
L
H
X
L
L
X
H
L
H
X
X
函数 表格
输入
输出 y
OE1 OE2 一个
L
H
Z
Z
z = 高 阻抗
x = don’t 小心
http://onsemi.com
标记
图解
1
20
一个 = 组装 location
WL = 薄脆饼 lot
YY = 年
WW = 工作 week
soic wide–20
dw 后缀
情况 751d
HCT541A
AWLYYWW
PDIP–20
n 后缀
情况 738
1
20
MC74HCT541AN
AWLYYWW
1
20
1
20
设备 包装 Shipping
订货 信息
MC74HCT541AN PDIP–20 1440 / 盒
MC74HCT541ADW SOIC–WIDE
38 / 栏杆
MC74HCT541ADWR2 SOIC–WIDE 1000 / 卷轴
: 点此下载
