DM8108
8 端口 10/100m 快 ethernet 切换 控制
初步的 9
版本: dm8108-ds-p02
十一月 25, 1999
99 – 96 rxd5(3:0) I Receive 数据 为 端口 5; synchronous 至 rxclk5.
115 - 112 rxd6(3:0) I Receive 数据 为 端口 6; synchronous 至 rxclk6.
137 - 128 rxd7(3:0) I Receive 数据 为 端口 7; synchronous 至 rxclk7.
127,111,95,79,
60,44,28,12
rxclk(7:0) I Receive 时钟 为 端口 7 – 0; 同步的 至 rxd, rxdv,rxer; 有
一样 时钟 比率 作txclk.
124,108,92,76,
57,41,25,9
rxdv(7:0) I Receive 数据 valid indication 为 端口 7– 0.
123,107,91,75,
56,40,24,8
rxer(7:0) I receive 数据 错误 indication 为 端口7– 0.
126,110,94,78,
59,43,27,11
crs(7:0) I 运输车 sense; active 高. indicates 那 也这 transmit 或者
receive 中等 是 不 空闲. crs 是 不 同步的 至 任何 clock.
125,109,93,77,
58,42,26,10
col(7:0) I collision 发现; 起作用的高. indicates 一个 collision 有 被 detected
在 这 线.
这个 输入 是 ignored 在 全部 duplex 运作 和 在 这 halfduplex
模式 当 txen 的这 一样 端口 是 低.
72 MDCLK i/o 串行 mii 管理 interface 时钟 信号: 1mhz clock 为 mdIO
数据 涉及. 连接 至 所有 phy ports; 它 是 一个输入管脚 如果 这
device # 是 不 0 在 sdram 模式; else, 它 是 一个 输出 管脚.
73 MDIO i/o 串行 mii 管理 interface 数据; 这个 bi-direction 线条 是使用 至
transfer 控制 information 和 status 在 这 phy 和 这
dm8108. 它 遵从 至 这 ieee-802.3 规格.
这个 信号 将 是 连接 至 这 phy devices 的所有 端口.
牵引的 向下 如果 不 使用.
miscellaneous 接口 管脚
PinNo. 管脚 名字 i/o 描述
175
SCLK
I
记忆 时钟: 使用 用 这 dram 状态 machine.
5
RST*
I
重置 信号 为 这 碎片.
6
TESTEN*
I
测试 管脚 至 使能 测试 功能
电源 管脚
PinNo. 管脚 名字 i/o 描述
23,55,90,122,
156,185,198
VCC
电源
连接 至 3.3v 电源 平面
1,7,39,71,74,
106,138,147,
165,174,176,
181,190,196,
203
地
地面 连接 至 地面 平面
: 点此下载
