DP83910AV_集成电路资料查询网

30 函数的 描述
(持续)
这 电路 是 显示 在
图示 2
 (额外的 输出 驱动 将
是 需要 如果 这 振荡器 必须 也 驱动 其它 混合-
nents) 当 使用 一个 时钟 振荡器 它 是 安静的 推荐
那 这 设计者 连接 这 振荡器 输出 至 这 X1 管脚
和 系 这 X2 管脚 至 ground
33 MANCHESTER ENCODER 和
差别的 驱动器
这 encoder begins 运作 当 这 Transmit 使能
输入 (txe) 变得 高 和 converts 时钟 和 NRZ 数据 至
Manchester 数据 为 这 transceiver 为 这 持续时间 的
TXE remaining high 这 Transmitted 数据 (txd) 是 encoded
为 这 transmit-驱动器 一双 (tx
g
) TXD 必须 是 有效的 在 这
rising 边缘 的 Transmit 时钟 (txc) 传递 ends
当 TXE 变得 low 这 last 转变 是 总是 positive 它
occurs 在 这 中心 的 这 位 cell 如果 这 last 位 是 一个 one 或者 在
这 终止 的 这 位 cell 如果 这 last 位 是 一个 zero
这 差别的 transmit 一双 从 这 secondary 的 这 iso-
lation 变压器 驱动 向上 至 50 计量表 的 twisted 一双 AUI
cable 这些 输出 是 源 followers 这个 需要 二
270
X
拉-向下 电阻器 至 ground
这 DP83910A 准许 两个都 half-步伐 和 全部-步伐 至 是
兼容 和 Ethernet I 和 IEEE 8023 和 这 SEL 管脚
低 (为 Ethernet i) transmit
一个
是 积极的 和 遵守 至
transmit
b
在 idle 和 SEL 高 (为 IEEE 8023)
transmit
一个
和 transmit
b
是 equal 在 这 空闲 state 这个
提供 零 差别的 电压 至 运作 和 transform-
er 结合 loads
TLF9365–16
图示 2 DP83910A 连接 为 振荡器 单元
34 MANCHESTER 解码器
这 解码器 组成 的 一个 差别的 接受者 和 一个 PLL 至
独立的 Manchester encoded 数据 stream 在 时钟 sig-
nals 和 NRZ data 这 差别的 输入 必须 是 externally
terminated 和 二 39
X
电阻器 连接 在 序列 如果 这
标准 78
X
transceiver 漏出 缆索 是 used 在 薄的-ether-
网 applications 这些 电阻器 是 optional 至 阻止
噪音 从 falsely triggering 这 decoder 一个 squelch 电路 在
这 输入 rejects 信号 和 水平 较少 比
b
175 mV
Once 这 输入 超过 这 squelch requirements 运输车
Sense (crs) 是 asserted Receive 数据 (rxd) 和 receive
时钟 (rxc) 变为 有效的 典型地 在里面 6 位 times 这
DP83910A 将 tolerate 位 jitter 向上 至 18 ns 在 这 received
data
这 解码器 发现 这 终止 的 一个 框架 当 非 更多
midbit transitions 是 detected 在里面 一个 和 一个 half 位
时间 之后 这 last bit 运输车 sense 是 de-asserted Receive
时钟 stays 起作用的 为 five 更多 位 时间 之后 CRS 变得 低
至 保证 这 receive timings 的 这 DP8390 NIC
35 COLLISION 翻译
当 这 Ethernet transceiver (dp8392 cti) 发现 一个 colli-
sion 它 发生 一个 10 MHz 信号 至 这 差别的 collision
输入 (cd
g
) 的 这 DP83910A 当 这些 输入 是 de-
tected active 这 DP83910A translates 这 10 MHz 信号
至 一个 起作用的 高 水平的 为 这 controller 这 控制 使用
这个 信号 至 后面的 止 它的 电流 传递 和 resched-
ule 另一 one
这 collision 差别的 输入 是 terminated 这 一样 方法
作 这 差别的 receive inputs 这 squelch 电路系统 是
也 similar rejecting 脉冲 和 水平 较少 比
b
175 mV
36 LOOPBACK 功能
当 这 Loopback 输入 (lbk) 是 asserted high 这
DP83910A redirects 它的 transmitted 数据 后面的 在 它的 re-
ceive path 这个 特性 提供 一个 便利的 方法 为
测试 两个都 碎片 和 系统 水平的 integrity 这 transmit
驱动器 和 receive 输入 电路系统 是 无能 在 loopback
mode
40 连接 图解
TLF9365–17
顶 视图
顺序 号码 DP83910AV
看 NS 包装 号码 V28A
TLF9365–18
顶 视图
顺序 号码 DP83910AN
看 NS 包装 号码 N24C
3

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

30 函数的描述 (持续) 这电路是显示在图示 2  (额外的输出驱动将是需要如果这振荡器必须也驱动其它混合- nents) 当使用一个时钟振荡器它是安静的推荐那这设计者连接这振荡器输出至这 X1 管脚和系这 X2 管脚至 ground 33 MANCHESTER ENCODER 和差别的驱动器这 encoder begins 运作当这 Transmit 使能输入 (txe) 变得高和 converts 时钟和 NRZ 数据至 Manchester 数据为这 transceiver 为这持续时间的 TXE remaining high 这 Transmitted 数据 (txd) 是 encoded 为这 transmit-驱动器一双 (tx g ) TXD 必须是有效的在这 rising 边缘的 Transmit 时钟 (txc) 传递 ends 当 TXE 变得 low 这 last 转变是总是 positive 它 occurs 在这中心的这位 cell 如果这 last 位是一个 one 或者在这终止的这位 cell 如果这 last 位是一个 zero 这差别的 transmit 一双从这 secondary 的这 iso- lation 变压器驱动向上至 50 计量表的 twisted 一双 AUI cable 这些输出是源 followers 这个需要二 270 X 拉-向下电阻器至 ground 这 DP83910A 准许两个都 half-步伐和全部-步伐至是兼容和 Ethernet I 和 IEEE 8023 和这 SEL 管脚低 (为 Ethernet i) transmit 一个是积极的和遵守至 transmit b 在 idle 和 SEL 高 (为 IEEE 8023) transmit 一个和 transmit b 是 equal 在这空闲 state 这个提供零差别的电压至运作和 transform- er 结合 loads TLF9365–16 图示 2 DP83910A 连接为振荡器单元 34 MANCHESTER 解码器这解码器组成的一个差别的接受者和一个 PLL 至独立的 Manchester encoded 数据 stream 在时钟 sig- nals 和 NRZ data 这差别的输入必须是 externally terminated 和二 39 X 电阻器连接在序列如果这标准 78 X transceiver 漏出缆索是 used 在薄的-ether- 网 applications 这些电阻器是 optional 至阻止噪音从 falsely triggering 这 decoder 一个 squelch 电路在这输入 rejects 信号和水平较少比 b 175 mV Once 这输入超过这 squelch requirements 运输车 Sense (crs) 是 asserted Receive 数据 (rxd) 和 receive 时钟 (rxc) 变为有效的典型地在里面 6 位 times 这 DP83910A 将 tolerate 位 jitter 向上至 18 ns 在这 received data 这解码器发现这终止的一个框架当非更多 midbit transitions 是 detected 在里面一个和一个 half 位时间之后这 last bit 运输车 sense 是 de-asserted Receive 时钟 stays 起作用的为 five 更多位时间之后 CRS 变得低至保证这 receive timings 的这 DP8390 NIC 35 COLLISION 翻译当这 Ethernet transceiver (dp8392 cti) 发现一个 colli- sion 它发生一个 10 MHz 信号至这差别的 collision 输入 (cd g ) 的这 DP83910A 当这些输入是 de- tected active 这 DP83910A translates 这 10 MHz 信号至一个起作用的高水平的为这 controller 这控制使用这个信号至后面的止它的电流传递和 resched- ule 另一 one 这 collision 差别的输入是 terminated 这一样方法作这差别的 receive inputs 这 squelch 电路系统是也 similar rejecting 脉冲和水平较少比 b 175 mV 36 LOOPBACK 功能当这 Loopback 输入 (lbk) 是 asserted high 这 DP83910A redirects 它的 transmitted 数据后面的在它的 re- ceive path 这个特性提供一个便利的方法为测试两个都碎片和系统水平的 integrity 这 transmit 驱动器和 receive 输入电路系统是无能在 loopback mode 40 连接图解 TLF9365–17 顶视图顺序号码 DP83910AV 看 NS 包装号码 V28A TLF9365–18 顶视图顺序号码 DP83910AN 看 NS 包装号码 N24C 3

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com