函数的 描述
(持续)
C
2
过滤 电容 在 序列 和 R
2
和 打气 电流
这个 确定 循环 bandwidth
R
2
过滤 resistor 确定 这 PLL damping factor
C
1
这个 过滤 电容 改进 这 效能 的 这
PLL 用 供应 额外的 过滤 的 位 jitter 和
noise
K
VCO
这 比率 的 这 改变 在 这 频率 的 这 VCO
输出 预定的 至 一个 电压 改变 在 这 VCO input
K
VCO
25 MradsV 这 VCO 是 followed 用 一个 di-
vider 至 达到 这 desired 频率 为 各自 数据
rate VCO 中心 频率 是 4 MHz 为 数据 比率
的 1 Mbs 500 kbs 和 250 kbs (mfm) 和 是
48 MHz 为 300 kbs (mfm)
K
PLL
这个 是 这 增益 的 这 内部的 PLL circuitry 和 是
这 产品 的 V
REF
c
K
VCO
c
K
P
这个 值 是
指定 在 这 阶段 锁 循环 特性
table
0
n
这个 是 这 带宽 的 这 PLL 和 是 给 by
0
n
e
0
K
PLL
2
q
C
2
NR
1
在哪里 N 是 这 号码 的 VCO 循环 在 二
阶段 comparisons 这 值 的 N 为 这 各种各样的
数据 比率 是 显示 在 表格 III
g
这 damping 因素 是 设置 至 07 至 12 和 是 给
by
g
e
0
n
R
2
C
2
2
这 trade off 当 choosing 过滤 组件 是 在
acquisition 时间 当 这 PLL 是 locking 和 jitter 免除
当 读 data 至 选择 这 恰当的 组件 为 一个
标准 floppy disk 应用 这 下列的 程序 能
是 used
1 Choose FM 或者 MFM 和 数据 rate 决定 N 从
表格 III 决定 preamble 长度 (mfm
e
12) 这 PLL
应当 锁 在里面
这 preamble time
2 决定 循环 带宽 (
0
n
) required 和 设置 这
承担 打气 电阻 R
1
3 计算 C
2
using
C
2
e
K
PLL
2
q
R
1
N
0
n
2
4 Choose R
2
using
R
2
e
2
g
0
n
C
2
6 选择 C
1
至 是 关于
th 的 C
2
这 在之上 程序 将 yield 足够的 循环 performance
如果 最佳的 循环 效能 是 required 或者 如果 这 nature 的
这 循环 效能 是 非常 critical 然后 一些 额外的
仔细考虑 必须 是 给 至 choosing
0
n
和 这 damp-
ing factor (为 一个 详细地 描述 在 如何 至 choose
0
n
和
g
see
一个-505 Floppy Disk 数据 Separator 设计
手册 为 这 dp8473)
写 PRECOMPENSATION
这 DP8473 包含 一个 单独的 fixed 3-位 变换 register
这个 变换 寄存器 输出 是 抽头的 和 多路复用 面向
这 写 数据 output 这 taps 是 选择 用 一个 标准
precompensation algorithm 这个 precompensation 值
能 是 选择 从 这 PUMPPREN pin 当 这个 管脚 是
低 125 ns precomp 是 使用 为 所有 数据 比率 除了 1 Mbs
这个 使用 83 ns 当 PREN 是 系 high 这 precompen-
sation-值 scales 和 数据 比率 在 250 kbs 它的 250 ns 为
300 kbs 它的 208 ns 在 500 kbs 它的 125 ns 和 在 10 Mbs
它的 83 ns 这些 值 是 显示 在 表格 VI
pc-在 和 pc-xt 逻辑 BLOCKS
这个 部分 describes 这 主要的 函数的 blocks 的 这 PC
逻辑 那 有 被 整体的 在 这 controller 谈及 后面的
至
图示 1
这 块 diagram
DMA 使能 Logic
这个 是 gating 逻辑 那 使不能运转 这
DMA 线条 和 这 中断 output 下面 这 控制 的 这
DMA 使能 位 在 这 驱动 控制 register 当 这 DMA
使能 位 是 0 然后 这 INT 和 DRQ 是 使保持 触发-state
和 DAK
是 disabled
驱动 输出 BuffersInput Receivers
这 驱动 inter-
面向 输出 管脚 能 驱动 150
X
g
10% 末端 resis-
tors 这个 使能 连接 至 一个 标准 floppy drive 所有
驱动 接口 输入 是 TTL 兼容 施密特 触发 在-
puts 和 典型地 250 mV 的 hysteresis
这 仅有的 函数的
differences 在 这 52 管脚 PLCC 和 这 48 管脚 插件
版本 是 那 这 MTR2 和 3 和 DR2 和 3 管脚 有
被 移除 在 顺序 至 accommodate 这 48 管脚 包装-
age
总线 接口-地址 Decode
这 地址 decode cir-
cuit 准许 软件 进入 至 这 controller 驱动 控制
Register 和 数据 比率 寄存器 (看 表格 IV 为 这
记忆 编排) 使用 这 一样 地址 编排 作 是 使用 在 这
XT AT 或者 PS2 这 解码 是 提供 为 A0–A2 所以
仅有的 一个 单独的 地址 解码器 连接 至 这 碎片 选择
是 需要 至 完全 这 decode 这 总线 接口 逻辑
包含 这 8-位 数据 总线 和 DRQINT signals 这 输出-
放 驱动 为 这些 管脚 是 12 mA
表格 IV 地址 记忆 编排 为 DP8473
A2 A1 A0 RW 寄存器
0 0 0 X 毫无 (总线 触发-状态)
0 0 1 X 毫无 (总线 触发-状态)
0 1 0 W 驱动 控制 寄存器
0 1 1 X 毫无 (总线 触发-状态)
1 0 0 R 主要的 状态 寄存器
1 0 1 RW 数据 寄存器
1 1 0 X 毫无 (总线 触发-状态)
1 1 1 W 数据 比率 寄存器
1 1 1 R Disk Changed 位
当 这个 location 是 accessed 仅有的 位 D7 是 driving 所有 其他 是 使保持
触发-state
驱动 控制 Register
这个 8-位 写 仅有的 寄存器 con-
trols 这 驱动 selects 发动机 enables DMA enable 和 re-
set 看 寄存器 Description
重置 Logic
这 重置 输入 管脚 是 起作用的 high 和 直接地
feeds 这 驱动 控制 寄存器 和 这 数据 比率 regis-
ter 之后 一个 硬件 重置 这 驱动 控制 寄存器 是 re-
设置 至 所有 zeros 和 这 数据 比率 寄存器 是 设置 至
250 kbs 数据 rate 这 控制 是 使保持 重置 直到 这
软件 sets 这 驱动 控制 重置 bit 之后 这个 这
控制 将 是 initialized 一个 软件 重置 至 这 控制-
ler 核心 能 是 issued 用 resetting 然后 设置 这个 bit 一个
软件 重置 做 不 重置 这 驱动 控制 Register 或者
这 数据 比率 Register
8
: 点此下载
