DS2406
7 的 30
状态 记忆 location 7 serves 三 目的: 1) 它 holds 这 选择 代号 为 这 conditional 搜索
函数, 2) 提供 这 总线 主控 一个 记忆 编排 进入 至 这 频道 flip-flops 那 控制 这
pio 输出 晶体管, 和 3) 准许 这 总线 主控 至 决定 whether 这 设备 是 hooked 向上 至 一个
V
CC
电源 供应. 位 locations 0 至 4 store 这 conditional 搜索 settings. 它们的 代号 是 explained 在
这 部分 “rom 函数 commands” 后来的 在 这个 文档. 这 频道 flip-flops 是 accessible
通过 位 locations 5 和 6 作 好 作 通过 这 频道 进入 函数. 这 电源-在 default 为
这 conditional 搜索 settings 和 这 频道 flip-flops 是 所有 1’s. 设置 一个 频道 flip-flop 至 0 将
制造 这 有关联的 pio-晶体管 组织 或者 在; 设置 这 flip-flop 至 1 将 转变 这 晶体管
止, 这个 是 完全同样的 至 这 电源-在 default. 和 这 v
CC
管脚 连接 至 一个 合适的 电源 供应 这
电源 指示信号 位 7 将 读 1. 这 电源 供应 指示信号 能 也 是 读 通过 这 频道
进入 函数.
记忆 函数 commands
这 “memory 函数 流动 chart” (图示 7) describes 这 protocols 需要 为 accessing 这
各种各样的 数据 地方 和 pio 途径 在里面 这 ds2406. 这 记忆 函数 控制 部分, 8-位
scratchpad, 和 这 程序 电压 发现 电路 联合的 至 interpret 这 commands issued 用 这 总线
主控 和 create 这 准确无误的 控制 信号 在里面 这 设备. 一个 三-字节 协议 是 issued 用 这 总线
主控. 它 是 包括 的 一个 command 字节 至 决定 这 类型 的 运作 和 二 地址 字节 至
决定 这 明确的 开始 字节 location 在里面 一个 数据 地方 或者 至 供应 和 exchange 建制 和 状态
数据 当 accessing 这 pio 途径. 这 command 字节 indicates 如果 这 设备 是 至 是 读 或者 写
或者 如果 这 pio 途径 是 至 是 accessed. writing 数据 involves 不 仅有的 issuing 这 准确无误的 command
sequence 但是 也 供应 一个 12-volt 程序编制 电压 在 这 适合的 时间. 至 execute 一个 写
sequence, 一个 字节 的 数据 是 第一 承载 在 这 scratchpad 和 然后 编写程序 在 这 选择 地址.
写 sequences 总是 出现 一个 字节 在 一个 时间. 至 execute 一个 读 sequence, 这 开始 地址 是 issued
用 这 总线 主控 和 数据 是 读 从 这 部分 beginning 在 那 最初的 location 和 continuing 至 这 终止
的 这 选择 数据 地方 或者 直到 一个 重置 sequence 是 issued. 所有 位 transferred 至 这 ds2406 和
received 后面的 用 这 总线 主控 是 sent least 重大的 位 第一.
读 记忆 [f0h]
这 读 记忆 command 是 使用 至 读 数据 从 这 1024-位 非易失存储器 数据 记忆 地方. 这 总线
主控 跟随 这 command 字节 和 一个 二-字节 地址 (ta1=(t7:t0), ta2=(t15:t8)) 那 indicates
一个 开始 字节 location 在里面 这 数据 地方. 自从 这 数据 记忆 包含 128 字节, t15:t8 和 t7
应当 所有 是 零. 和 每 subsequent 读 数据 时间 slot 这 总线 主控 receives 数据 从 这
ds2406 开始 在 这 最初的 地址 和 continuing 直到 这 终止 的 这 1024-位 数据 地方 是 reached 或者
直到 一个 重置 脉冲波 是 issued. 如果 读 occurs 通过 这 终止 的 记忆 空间, 这 总线 主控 将
公布 十六 额外的 读 时间 slots 和 这 ds2406 将 respond 和 一个 16-位 crc 的 这 command,
地址 字节 和 所有 数据 字节 读 从 这 最初的 开始 字节 通过 这 last 字节 的 记忆. 这个
crc 是 这 结果 的 clearing 这 crc 发生器 和 然后 shifting 在 这 command 字节 followed 用 这
二 地址 字节 和 这 数据 字节 beginning 在 这 第一 addressed 记忆 location 和 continuing
通过 至 这 last 字节 的 这 非易失存储器 数据 记忆. 之后 这 crc 是 received 用 这 总线 主控, 任何
subsequent 读 时间 slots 将 呈现 作 logical 1s 直到 一个 重置 脉冲波 是 issued. 任何 读 结束 用 一个
重置 脉冲波 较早的 至 reaching 这 终止 的 记忆 将 不 有 这 16-位 crc 有.
典型地 这 软件 controlling 这 设备 应当 store 一个 16-位 crc 和 各自 页 的 数据 至 insure
迅速, 错误-自由 数据 transfers 那 eliminate having 至 读 一个 页 多样的 时间 至 决定 如果 这
received 数据 是 准确无误的 或者 不. (看 书 的 ds19xx ibutton standards, chapter 7 为 这 推荐
文件 结构 至 是 使用 和 这 1-线 环境). 如果 crc 值 是 imbedded 在里面 这 数据 它 是
unnecessary 至 读 这 终止-的-记忆 crc. 这 读 记忆 command 能 是 结束 在 任何 要点 用
issuing 一个 重置 脉冲波.
: 点此下载
