ds21354/ds21554 3.3v/5v e1 单独的-碎片 transceivers
9 的 124
2. 块 图解
图示 2-1. ds21354/554 块 图解
receive 一侧
Framer
transmit 一侧
Formatter
Elastic
Store
TSYNC
TCLK
TCHCLK
TSER
TCHBLK
RCHCLK
RCHBLK
RMSYNC
TSSYNC
TSYSCLK
RSER
RSYSCLK
RSYNC
RFSYNC
TLINK
TLCLK
定时
控制
Elastic
Store
同步 控制
定时 控制
rlos/lotc
Signaling
缓存区
硬件
Signaling
嵌入
TSIG
RSIGF
RCL
local loopback
TRING
TTIP
jitter attenuator
也 transmit 或者 receive path
Receive
线条 i/f
时钟 / 数据
恢复
RRING
RTIP
偏远的 loopback
vco / pll
MCLK
8XCLK
8MCLK
8.192mhz 时钟
Synthesizer
32.768mhz
16.384 mhz
XTALD
RCLK
RPOSO
RNEGO
RNEGI
RPOSI
TPOSI
TNEGI
TNEGO
TPOSO
TESO
TDATA
RCLKO
RCLKI
RDATA
TCLKI
TCLKO
LIUC
LIUC
并行的 &放大; 测试 控制 端口
(routed 至 所有 blocks)
d0 至 d7 /
ad0 至 ad7
BTS
INT*
wr*(r/w*)
rd*(ds*)
CS*
测试
ale(作) / a7
a0 至 a6
MUX
8
7
Interleave
总线
CI
RSYSCLK
Interleave
总线
MUX
MUX
T
r
一个
n
s
m
i
t
L
i
n
e
I
/
F
数据
时钟
同步
framer loopback
hdlc/boc
控制
sa / ds0
LOTC
MUX
hdlc/boc
控制
sa / ds0
同步
时钟
数据
CO
jtag 端口
J
R
S
T
*
JTMS
JTCLK
JTDI
JTDO
RLINK
RLCLK
RSIG
Sa
DS21354/
DS21554
: 点此下载
