DS2141A
4 的 39
管脚 标识 类型 描述
23 RCHCLK O
receive 频道 时钟.
192 khz 时钟 这个 脉冲 高 在
这 lsb 的 各自 频道. 有用的 为 并行的-至-串行 转换 的
频道 数据, locating robbed-位 signaling 位, 和 为 blocking
clocks 在 dds 产品. 看 部分 13 为 定时 详细信息.
24 RSER O
receive 串行 数据.
received nrz 串行 数据; updated 在 rising
edges 的 rclk.
25 RSYNC i/o
receive 同步.
一个 提取 脉冲波, 一个 rclk 宽, 是 输出 在 这个
管脚 这个 identifies 也 框架 (rcr2.4=0) 或者 multiframe
boundaries (rcr2.4=1). 如果 设置 至 输出 框架 boundaries, 然后 通过
rcr2.5, rsync 能 也 是 设置 至 输出 翻倍-宽 脉冲 在
signaling frames. 如果 这 elastic store 是 使能 通过 这 ccr1.2, 然后
这个 管脚 能 是 使能 至 是 一个 输入 通过 rcr2.3 在 这个 一个 框架
boundary 脉冲波 是 应用. 看 部分 13 为 定时 详细信息.
26
27
RPOS
RNEG
I
receive 双极 数据 输入.
抽样 在 下落 边缘 的 rclk.
系 一起 至 receive nrz 数据 和 使不能运转 双极 violation
monitoring 电路系统.
28 SYSCLK I
系统 时钟.
1.544 mhz 或者 2.048 mhz 时钟. 仅有的 使用 当
这 elastic store 函数 是 使能 通过 这 ccr. 应当 是 系 低
在 产品 那 做 不 使用 这 elastic store.
29 li_sdi O
串行 端口 数据 为 这 线条 接口.
connects 直接地 至 这
sdi 输入 管脚 在 这 线条 接口.
30 li_clk O
串行 端口 时钟 为 这 线条 接口.
connects 直接地 至 这
sclk 输入 管脚 在 这 线条 接口.
31
li_cs
O
串行 端口 碎片 选择 为 这 线条 接口.
connects 直接地
至 这
CS
输入 管脚 在 这 线条 接口.
32
33
RCHBLK
TCHBLK
O
receive/transmit 频道 块.
一个 用户-可编程序的 输出
那 能 是 强迫 高 或者 低 在 任何 的 这 24 t1 途径.
有用的 为 blocking clocks 至 一个 串行 uart 或者 lapd 控制 在
应用 在哪里 不 所有 t1 途径 是 使用 此类 作 fractional
t1, 384k bps 维护, 768k bps, 或者 isdn-pri. 也 有用的 为
locating 单独的 途径 在 漏出-和-insert 产品. 看
部分 13 为 定时 详细信息.
34 rlos/lotc O
receive 丧失 的 同步/丧失 的 transmit 时钟.
一个 双 函数
输出. 如果 ccr1.6=0, 然后 这个 管脚 将 toggle 高 当 这
synchronizer 是 searching 为 这 t1 框架 和 multiframe. 如果
ccr1.6=1, 然后 这个 管脚 将 toggle 高 当 这 tclk 管脚 有
不 被 toggled 为 5 ms.
35 INT2 O
receive alarm 中断 2.
flags host 控制 在 情况
定义 在 状态 寄存器 2. 起作用的 低, 打开 流 输出.
36 INT1 O
receive alarm 中断 1.
flags host 控制 在 alarm
情况 定义 在 状态 寄存器 1. 起作用的 低, 打开 流
输出.
37 TLCLK O
transmit link 时钟.
4 khz 或者 2 khz (zbtsi) 要求 时钟 为
这 tlink 输入. 看 部分 13 为 定时 详细信息.
: 点此下载
