DS2401
5的10 102199
1-线 signaling
这 ds2401 需要 一个 strict 协议 至 确保 数据 integrity. 这 协议 组成 的 四 类型 的
signaling 在 一个 线条: 重置 sequence 和 重置 脉冲波 和 存在 脉冲波, 写 0, 写 1 和 读 数据.
所有 这些 信号 除了 存在 脉冲波 是 initiated 用 这 总线 主控.
这 initialization sequence 必需的 至 begin 任何 交流 和 这 ds2401 是 显示 在 图示 5.
一个 重置 脉冲波 followed 用 一个 存在 脉冲波 indicates 这 ds2401 是 准备好 至 send 或者 receive 数据 给
这 准确无误的 只读存储器 command.
这 总线 主控 transmits (T
X
) 一个 重置 脉冲波 (t
RSTL
, 最小 480
µ
s). 这 总线 主控 然后 releases 这
线条 和 变得 在 receive 模式 (R
X
). 这 1-线 总线 是 牵引的 至 一个 高 状态 通过 这 5 k
Ω
pullup
电阻. 之后 detecting 这 rising 边缘 在 这 数据 管脚, 这 ds2401 waits (t
PDH
, 15-60
µ
s) 和 然后
transmits 这 存在 脉冲波 (t
PDL
, 60-240
µ
s).
读/写 时间 slots
这 定义 的 写 和 读 时间 slots 是 illustrated 在 图示 6.所有 时间 slots 是 initiated 用 这
主控 驱动 这 数据 线条 低. 这 下落 边缘 的 这 数据 线条 synchronizes 这 ds2401 至 这 主控
用 triggering 一个 延迟 电路 在 这 ds2401. 在 写 时间 slots, 这 延迟 电路 确定 当 这
ds2401 将 样本 这 数据 线条. 为 一个 读 数据 时间 slot, 如果 一个“0”是 至 是 transmitted, 这 延迟 电路
确定 如何 长 这 ds2401 将 支撑 这 数据 线条 低 overriding 这“1”发生 用 这 主控.
如果 这 数据 位 是 一个 1, 这 ds2401 将 leave 这 读 数据 时间 slot 不变.
: 点此下载
