DS2154
13 的 87
receive 负的 数据 输入 [rnegi].
抽样 在 这 下落 边缘 的 rclki 为 数据 至 是 clocked
通过 这 receive 一侧 framer. rposi 和 rnegi 能 是 系 一起 为 一个 nrz 接口. 能 是
内部 连接 至 rnego 用 tying 这 liuc 管脚 高.
receive 时钟 输入 [rclki].
时钟 使用 至 时钟 数据 通过 这 receive 一侧 framer. 这个 管脚 是
正常情况下 系 至 rclko. 能 是 内部 连接 至 rclko 用 tying 这 liuc 管脚 高. rclki
必须 是 呈现 为 这 并行的 控制 端口 至 运作 合适的.
并行的 控制 端口 管脚
中断 [int].
flags host 控制 在 情况 和 改变 的 情况 定义 在 这 状态
寄存器 1 和 2. 起作用的 低, 打开 流 输出.
3-状态 控制 [test].
设置 高 至 3-状态 所有 输出 和 i/o 管脚 (包含 这 并行的 控制 端口). 设置
低 为 正常的 运作. 有用的 在 板 水平的 测试.
总线 运作 [mux].
设置 低 至 选择 非-多路复用 总线 运作. 设置 高 至 选择 多路复用
总线 运作.
数据 总线 [d0 至 d7] 或者 地址/数据 总线 [ad0 至 ad7].
在 非-多路复用 总线 运作 (mux=0),
serves 作 这 数据 总线. 在 多路复用 总线 运作 (mux=1), serves 作 一个 8-位 多路复用 地址 /
数据 总线.
地址 总线 [a0 至 a6].
在 非-多路复用 总线 运作 (mux=0), serves 作 这 地址 总线. 在
多路复用 总线 运作 (mux=1), 这些 管脚 是 不 使用 和 应当 是 系 低.
总线 类型 选择 [bts].
strap 高 至 选择 motorola 总线 定时; strap 低 至 选择 intel 总线 定时.
这个 管脚 控制 这 函数 的 这 rd\(ds), ale(作), 和 wr\(r/w\) 管脚. 如果 bts=1, 然后 这些 管脚
假设 这 函数 列表 在 parenthesis ().
读 输入 [
RD
] (数据 strobe [
DS
]).
RD
和
DS
是 起作用的 低 信号 当 mux=11.
DS
是 起作用的
高 当 mux = 0. 看 总线 定时 图解.
碎片 选择 [cs].
必须 是 低 至 读 或者 写 至 这 设备. cs 是 一个 起作用的 低 信号.
a7 或者 地址 获得 使能 [ale] (地址 strobe [as]).
在 非-多路复用 总线 运作
(mux=0), serves 作 这 upper 地址 位. 在 多路复用 总线 运作 (mux=1), serves 至 demultiplex
这 总线 在 一个 积极的-going 边缘.
写 输入 [wr] (读/写 [r/w]).
wr 是 一个 起作用的 低 信号.
线条 接口 管脚
主控 时钟 输入 [mclk].
2.048 mhz (± 50 ppm) 时钟 源 和 ttl 水平 是 应用 在 这个
管脚. 这个 时钟 是 使用 内部 为 两个都 时钟/数据 恢复 和 为 jitter attenuation. 一个 quartz 结晶
的 2.048 mhz 将 是 应用 横过 mclk 和 xtald instead 的 这 ttl 水平的 时钟 源.
quartz 结晶 驱动器 [xtald].
一个 quartz 结晶 的 2.048 mhz 将 是 应用 横过 mclk 和
xtald instead 的 一个 ttl 水平的 时钟 源 在 mclk. leave 打开 短路 如果 一个 ttl 时钟 源 是
应用 在 mclk.
: 点此下载
