DS80C310
3的23
管脚 描述
表格 1
插件 PLCC TQFP 信号
名字
DESCRIPTION
40 44 38 V
CC
V
CC
-+5v.
20 22,23
1
16,17,
39
地
地
-数字的 电路 地面.
9 10 4 RST
RST-输入
. 这 rst 输入 管脚 包含 一个 施密特 电压
输入 至 认识 外部 起作用的 高 重置 输入. 这 管脚
也 雇用 一个 内部的 pulldown电阻 至 准许 为 一个
结合体 的 连线的 或者 外部 重置 来源.
18
19
20
21
14
15
XTAL2
XTAL1
xtal1, xtal2
-这 结晶 振荡器 管脚 xtal1 和
xtal2 提供 支持 为 并行的 resonant, 在 截
crystals. xtal1 acts 也 作 一个 输入 在 这 eve nt 那 一个
外部 时钟 源 是 使用 在 放置 的 一个 结晶. xtal2
serves 作 这 输出 的 这 结晶 放大器.
29 32 26
PSEN
PSEN
-输出
. 这 程序 store 使能 输出. 这个
信号 是 commonly 连接 至 external 只读存储器 记忆 作 一个
碎片 使能. PSEN 是 起作用的 低. PSEN 是 驱动 高
当 数据 记忆 (内存) 是 正在 accessed 通过 这 总线
和 在 一个 重置 情况.
30 33 27 ALE
ALE-输出
. 这 地址 获得 使能 output 功能
作 时钟 至 获得 这 外部 地址 lsb 从 这
多路复用 地址/数据 总线 在 端口 0. 这个 信号 是
commonly 连接 至 这 获得 使能 的 一个 外部 373
家族 transparent 获得.ale 是 强迫 高 当 这
ds80c310 是 在 一个 重置情况.
39
38
37
36
35
34
33
32
43
42
41
40
39
38
37
36
37
36
35
34
33
32
31
30
ad0 (p0.0)
ad1 (p0.1)
ad2 (p0.2)
ad3 (p0.3)
ad4 (p0.4)
ad5 (p0.5)
ad6 (p0.6)
ad7 (p0.7)
AD0-7 (端口 0)-i/o
. 端口 0 是 这 多路复用 地址/数据
总线. 在 这 时间 when ale 是 高, 这 lsb 的 一个
记忆 地址 是 提交. 当 ale falls 至 一个 逻辑 0,
这 端口 transitions 至 一个 双向的 数据 总线. 这个 总线 是
使用 至 读 外部 只读存储器 和 读/写 外部 内存
记忆 或者 peripherals. 端口 0 有 非 真实 端口 获得和 能
不 是 写 直接地 用 软件. 这 重置 情况 的
端口 0 是 高.
1-8 2-9 40-44
1-3
p1.0-p1.7
端口 1-i/o
. 端口 1 功能 作 两个都 一个 8-位 双向的
i/o 端口 和 一个 alternate 函数的 接口 为 计时器 2 i/o
和 新 外部 interrupts. 这 重置 情况 的 端口 1 是
和 所有 位 在 一个 逻辑 1. 在 这个 状态, 一个 弱 pullup holds 这
端口 高. 这个 情况 也 serves 作 一个 输入 模式, 自从
任何 外部 电路 那 写 至 这 端口 将 克服 这
弱 pullup. 当 所以ftware 写 一个 0 至 任何 端口 管脚, 这
ds80c310 将 活动 一个 强 pulldown 那 仍然是 在
直到 也 一个 1 是 写 或者 一个 重置 occurs. writing 一个 1 之后
这 端口 有 被 在 0 将 导致 一个 强 转变 驱动器 至
转变 在, followed 用 一个 weaker sustaining pullup. once 这
momentary 强 驱动器 转变 止, 这 端口 once 又一次
变为 这 输出 高 (和 输入) 状态. 这 alternate
模式 的 端口 1 是 概述 作 跟随: