ds80c320/ds80c323
4的42
管脚 deSCRIPTION
表格 1
插件 PLCC TQFP 信号 名字 描述
40 44 38 V
CC
V
CC
-+5v.
(+3v ds80c323)
20 22, 23 16, 17 地
地-
数字的 电路 地面.
9 10 4 RST
RST-输入
. 这 rst 输入 管脚 包含 一个 施密特 电压 输入 至
认识 外部 起作用的 high 重置 输入. 这 管脚 也 雇用 一个
内部的 pulldown 电阻 至 准许 为 一个 结合体 的 连线的 或者
外部 重置 来源. 一个 rc 是不必需的 为 电源-向上, 作 这
设备 提供 这个 函数 内部.
18
19
20
21
14
15
XTAL2
XTAL1
xtal1, xtaL2-
这 结晶 振荡器 管脚 xtal1 和 xtal2
提供 支持 为 并行的 resonant, 在 截 crystals. xtal1 acts
也 作 一个 输入 在 这 事件 那 一个 外部 时钟 源 是 使用 在
放置 的 一个 结晶. xtal2 serves 作 这 输出 的 这 结晶
amplifier.
29 32 26
PSEN
PSEN -输出
. 这 程序 store 使能 输出. 这个 信号 是
commonly 连接 至 外部 只读存储器 记忆 作 一个 碎片 使能.
PSEN 将 提供 一个 起作用的 低 脉冲波 宽度 的 2.25 xtal1 循环
和 一个 时期 的 四 xtal1 循环. PSEN 是 驱动 高 当 数据
记忆 (内存) 是 正在 accessed 通过 这 总线 和 在 一个 重置
情况.
30 33 27 ALE
ALE –输出
. 这 地址 获得 使能 输出 功能 作 一个
时钟 至latch 这 外部 地址 lsb 从 这 多路复用
地址/数据 总线. 这个 信号 是 commonly 连接 至 这 获得
使能 的 一个 外部 373 家族 transparent 获得. ale 有 一个 脉冲波
宽度 的 1.5 xtal1 循环 和 一个 时期 的 四 xtal1 循环. ale
是 forced 高 当 这 设备 是 在 一个 重置 情况.
39
38
37
36
35
34
33
32
43
42
41
40
39
38
37
36
37
36
35
34
33
32
31
30
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
AD0-7 (端口 0) -i/o.
端口 0 是 这 多路复用 地址/数据 总线.
在 这 时间 当 ale 是 高, the lsb 的 一个 记忆 地址 是
提交. 当 ale falls, 这 端口 transitions 至 一个 bi-directional
数据 总线. 这个 总线 是 使用 至 读 外部 只读存储器 和 读/写
外部 内存 记忆 或者 peripherals. 这 端口 0 有 非 真实 端口
获得 和 能 不 是 写 directly 用 软件. 这 重置 情况
的 端口 0 是 高. 非 pullup 电阻器 是 需要.
1-8 2-9 40-44
1-3
p1.0-p1.7
端口 1-i/o
. 端口 1 功能 作 两个都 一个 8-位 bi-directional i/o 端口
和 一个 alternate 函数的 接口 为 计时器 2 i/o, 新 external
中断, 和 新 串行 端口 1. 这 重置 情况 的 端口 1 是 和
所有 位 在 一个 逻辑 1. 在 这个 状态, 一个 弱 pullup holds 这 端口 高.
这个 情况 也 serves 作 一个 输入 模式, 自从 任何 外部
电路 那 写 至 这 端口 将 overcome 这 弱 pullup. 当
软件 写 一个 0 至 任何 端口 管脚, 这 设备 将 活动 一个 强
pulldown 那 仍然是 在 直到 也 一个 1 是 写 或者 一个 重置 occurs.
writing 一个 1 之后 这 端口 有 被 在 0 将 导致 一个 强 转变
驱动器 至 turn 在, followed 用 一个 weaker sustaining pullup. once 这
momentary 强 驱动器 转变 止, 这 端口 once 又一次 变为 这
输出 高 (和 输入) 状态. 这 alternate 模式 的 端口 1 是
概述 作 跟随:
端口 Alternate 函数
1 2 40
p1.0
T2 External i/o 为 计时器/计数器 2
2 3 41
p1.1
T2EX 计时器/计数器 2 俘获/再装填 触发
3 4 42
p1.2
RXD1 串行 端口 1 输入
4 5 43
p1.3
TXD1 串行 端口 1 输出
5 6 44
p1.4
INT2 外部 中断 2 (积极的 边缘 发现)
6 7 1
p1.5
INT3 外部 中断 3 (负的 边缘 发现)
7 8 2
p1.6
INT4 外部 中断 4 (积极的 边缘 发现)
8 9 3
p1.7
INT5 外部 中断 5 (负的 边缘 发现)
: 点此下载
