首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:268091
 
资料名称:DS90CF388VJD
 
文件大小: 526.14K
   
说明
 
介绍:
Dual Pixel LVDS Display Interface (LDI)-SVGA/QXGA
 
 


: 点此下载
  浏览型号DS90CF388VJD的Datasheet PDF文件第1页
1
浏览型号DS90CF388VJD的Datasheet PDF文件第2页
2
浏览型号DS90CF388VJD的Datasheet PDF文件第3页
3
浏览型号DS90CF388VJD的Datasheet PDF文件第4页
4

5
浏览型号DS90CF388VJD的Datasheet PDF文件第6页
6
浏览型号DS90CF388VJD的Datasheet PDF文件第7页
7
浏览型号DS90CF388VJD的Datasheet PDF文件第8页
8
浏览型号DS90CF388VJD的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
推荐 传输者 输入 特性
推荐 运行 供应 温度 范围 除非 否则 指定.
标识 参数 最小值 典型值 最大值 单位
TCIT TxCLK 转变 时间 (
图示 5
) DUAL=Gnd 或者 Vcc 1.0 2.0 3.0 ns
双=1/2vcc 1.0 1.5 1.7 ns
TCIP TxCLK 时期 (
图示 6
) DUAL=Gnd 或者 Vcc 8.928 T 30.77 ns
双=1/2vcc 5.88 15.38 ns
TCIH TxCLK 时间 (
图示 6
) 0.35t 0.5t 0.65t ns
TCIL TxCLK 时间 (
图示 6
) 0.35t 0.5t 0.65t ns
TXIT TxIN 转变 时间 1.5 6.0 ns
传输者 切换 特性
推荐 运行 供应 温度 范围 除非 否则 指定.
标识 参数 最小值 典型值 最大值 单位
LLHT LVDS 低-至-高 转变 时间 (
图示 3
), = 0.75v
(无能)
0.14 0.7 ns
LVDS 低-至-高 转变 时间 (
图示 3
), = Vcc (最大值) 0.11 0.6 ns
LHLT LVDS 高-至-低 转变 时间 (
图示 3
), = 0.75v
(无能)
0.16 0.8 ns
LVDS 高-至-低 转变 时间 (
图示 3
), = Vcc (最大值) 0.11 0.7 ns
TBIT 传输者 输出 宽度 DUAL=Gnd 或者 Vcc 1/7 TCIP ns
双=1/2vcc 2/7 TCIP ns
TPPOS 传输者 脉冲波 Positions - Normalized f = 33 70 MHz −250 0 +250 ps
f = 70 112 MHz −200 0 +200 ps
TCCS TxOUT 频道 频道 Skew 100 ps
TSTC TxIN 建制 TxCLK (
图示 6
) 2.7 ns
THTC TxIN 支撑 TxCLK (
图示 6
)0ns
TJCC 传输者 Jitter 循环-至-循环 (
计算数量
14, 15
) (便条 5), DUAL=Vcc
f = 112 MHz 85 100 ps
f = 85 MHz 60 75 ps
f = 65 MHz 70 80 ps
f = 56 MHz 100 120 ps
f = 32.5 MHz 75 110 ps
TPLLS 传输者 阶段 循环 设置 (
图示 8
)10ms
TPDD 传输者 Powerdown 延迟 (
图示 10
) 100 ns
接受者 切换 特性
推荐 运行 供应 温度 范围 除非 否则 指定.
标识 参数 最小值 典型值 最大值 单位
CLHT cmos/ttl 低-至-高 转变 时间 (
图示 4
), Rx 数据 输出 1.52 2.0 ns
cmos/ttl 低-至-高 转变 时间 (
图示 4
), Rx 时钟 输出 0.5 1.0 ns
CHLT cmos/ttl 高-至-低 转变 时间 (
图示 4
), Rx 数据 输出 1.7 2.0 ns
cmos/ttl 高-至-低 转变 时间 (
图示 4
), Rx 时钟 输出 0.5 1.0 ns
RCOP RxCLK 输出 时期 (
图示 7
) 8.928 T 25 ns
RCOH RxCLK 输出 时间 (
图示 7
)(便条 4) f = 112 MHz 3.5 ns
f = 85 MHz 4.5 ns
RCOL RxCLK 输出 时间 (
图示 7
)(便条 4) f = 112 MHz 3.5 ns
f = 85 MHz 4.5 ns
RSRC RxOUT 建制 RxCLK 输出 (
图示 7
)(便条 4) f = 112 MHz 2.4 ns
f = 85 MHz 3.0 ns
RHRC RxOUT 支撑 RxCLK 输出 (
图示 7
)(便条 4) f = 112 MHz 3.4 ns
f = 85 MHz 4.75 ns
ds90c387/ds90cf388
www.国家的.com5
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com