产品 信息
(持续)
时钟 jitter:
这 频道 LINK 设备 雇用 一个
PLL 至 发生 和 recover 这 时钟 transmitted 横过 这
LVDS 接口. 这 宽度 的 各自 位 在 这 serialized LVDS
数据 stream 是 一个-seventh 这 时钟 时期. 为 例子, 一个
40 MHz 时钟 有 一个 时期 的 25 ns 这个 结果 在 一个 数据 位
宽度 的 3.57 ns. 差别的 skew (
∆
t 在里面 一个 差别的
一双), interconnect skew (
∆
t 的 一个 差别的 一双 至 一个-
其它) 和 时钟 jitter 将 所有 减少 这 有 window 为
抽样 这 LVDS 串行 数据 streams. 小心 必须 是 带去
至 确保 那 这 时钟 输入 至 这 传输者 是 一个 clean
低 噪音 信号. 单独的 bypassing 的 各自 V
CC
至 地面
将 降低 这 噪音 passed 在 至 这 pll, 因此 creating 一个
低 jitter LVDS 时钟. 这些 measures 提供 更多 余裕
为 频道-至-频道 skew 和 interconnect skew 作 一个 部分
的 这 整体的 jitter/skew budget.
一般 模式 vs. 差别的 模式 噪音 三月-
gin:
这 典型 信号 摆动 为 LVDS 是 300 mV 集中
在 +1.2v. 这 频道 LINK 接受者 支持 一个 100 mV
门槛 因此 供应 大概 200 mV 的 differ-
ential 噪音 余裕. 一般 模式 保护 是 的 更多 im-
portance 至 这 system’s 运作 预定的 至 这 差别的
数据 传递. LVDS 支持 一个 输入 电压 范围 的
地面 至 +2.4v. 这个 准许 为 一个
±
1.0v shifting 的 这 cen-
ter 要点 预定的 至 地面 潜在的 differences 和 一般
模式 噪音.
电源 SEQUENCING 和 POWERDOWN 模式:
输出-
puts 的 这 频道 LINK 传输者 仍然是 在
触发-状态
®
直到 这 电源 供应 reaches 3v. 时钟 和
数据 输出 将 begin 至 toggle 10 ms 之后 V
CC
有 reached
4.5v 和 这 Powerdown 管脚 是 在之上 2v. 也 设备 将
是 放置 在 一个 powerdown 模式 在 任何 时间 用 asserting
这 Powerdown 管脚 (起作用的 低). 总的 电源 消耗 为
各自 设备 将 decrease 至 5 µW (典型).
这 频道 LINK chipset 是 设计 至 保护 它自己
从 意外的 丧失 的 电源 至 也 这 传输者 或者 re-
ceiver. 如果 电源 至 这 transmit 板 是 lost, 这 接受者
clocks (输入 和 输出) 停止. 这 数据 输出 (rxout) re-
tain 这 states 它们 是 在 当 这 clocks stopped. 当
这 接受者 板 loses 电源, 这 接受者 输入 是
短接 至 V
CC
通过 一个 内部的 二极管. 电流 是 限制
(5 毫安 每 输入) 用 这 fixed 电流 模式 驱动器, 因此
avoiding 这 潜在的 为 latchup 当 powering 这 设备.
ds012638-21
图示 19. 频道 LINK
解耦 配置
ds012638-22
图示 20. 单独的-结束 和 差别的 波形
www.国家的.com 12
: 点此下载
