首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:268194
 
资料名称:DS90CF363AMTD
 
文件大小: 219.56K
   
说明
 
介绍:
+3.3V Programmable LVDS Transmitter 18-Bit Flat Panel Display (FPD) Link-65 MHz, +3.3V LVDS Transmitter 18-Bit Flat Panel Display (FPD) Link-65 MHz
 
 


: 点此下载
  浏览型号DS90CF363AMTD的Datasheet PDF文件第1页
1
浏览型号DS90CF363AMTD的Datasheet PDF文件第2页
2

3
浏览型号DS90CF363AMTD的Datasheet PDF文件第4页
4
浏览型号DS90CF363AMTD的Datasheet PDF文件第5页
5
浏览型号DS90CF363AMTD的Datasheet PDF文件第6页
6
浏览型号DS90CF363AMTD的Datasheet PDF文件第7页
7
浏览型号DS90CF363AMTD的Datasheet PDF文件第8页
8
浏览型号DS90CF363AMTD的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
推荐 传输者 输入 特性
推荐 运行 供应 温度 范围 除非 否则 指定
标识 参数 最小值 典型值 最大值 单位
TCIT TxCLK 转变 时间
(图示 5 )
5ns
TCIP TxCLK 时期
(图示 6 )
14.7 T 55.6 ns
TCIH TxCLK 时间
(图示 6 )
0.35t 0.5t 0.65t ns
TCIL TxCLK 时间
(图示 6 )
0.35t 0.5t 0.65t ns
传输者 切换 特性
推荐 运行 供应 温度 范围 除非 否则 指定
标识 参数 最小值 典型值 最大值 单位
LLHT LVDS 低-至-高 转变 时间
(图示 4 )
0.75 1.5 ns
LHLT LVDS 高-至-低 转变 时间
(图示 4 )
0.75 1.5 ns
TPPos0 传输者 输出 脉冲波 位置 0
(图示 11 )
(便条 5) f
=
65 MHz −0.30 0 0.20 ns
TPPos1 传输者 输出 脉冲波 位置 1 1.90 2.20 2.40 ns
TPPos2 传输者 输出 脉冲波 位置 2 4.10 4.40 4.60 ns
TPPos3 传输者 输出 脉冲波 位置 3 6.30 6.60 6.80 ns
TPPos4 传输者 输出 脉冲波 位置 4 8.50 8.80 9.00 ns
TPPos5 传输者 输出 脉冲波 位置 5 10.70 11.00 11.20 ns
TPPos6 传输者 输出 脉冲波 位置 6 12.90 13.20 13.40 ns
TPPos0 传输者 输出 脉冲波 位置 0
(图示 11 )
(便条 5) f
=
40 MHz −0.35 0 0.35 ns
TPPos1 传输者 输出 脉冲波 位置 1 3.22 3.57 3.92 ns
TPPos2 传输者 输出 脉冲波 位置 2 6.79 7.14 7.49 ns
TPPos3 传输者 输出 脉冲波 位置 3 10.36 10.71 11.06 ns
TPPos4 传输者 输出 脉冲波 位置 4 13.93 14.28 14.63 ns
TPPos5 传输者 输出 脉冲波 位置 5 17.51 17.86 18.21 ns
TPPos6 传输者 输出 脉冲波 位置 6 21.08 21.43 21.78 ns
TPPos0 传输者 输出 脉冲波 位置 0
(图示 11 )
(便条 5) f
=
32.5
MHz
−0.40 0 0.40 ns
TPPos1 传输者 输出 脉冲波 位置 1 4.00 4.40 4.80 ns
TPPos2 传输者 输出 脉冲波 位置 2 8.40 8.80 9.20 ns
TPPos3 传输者 输出 脉冲波 位置 3 12.80 13.20 13.60 ns
TPPos4 传输者 输出 脉冲波 位置 4 17.20 17.60 18.00 ns
TPPos5 传输者 输出 脉冲波 位置 5 21.60 22.00 22.40 ns
TPPos6 传输者 输出 脉冲波 位置 6 26.00 26.40 26.80 ns
TSTC TxIN 建制 TxCLK
(图示 6 )
2.5 ns
THTC TxIN 支撑 TxCLK
(图示 6 )
0ns
TCCD TxCLK TxCLK 输出 延迟
(图示 7 )
T
一个
=25˚c, V
CC
=3.3v 3 5.5 ns
TxCLK TxCLK 输出 延迟
(图示 7 )
3 7.0 ns
TJCC 传输者 Jitter 循环-至-循环
(计算数量 12, 13 )
(便条 6) f
=
65 MHz 175 225 ps
f
=
40 MHz 240 380 ps
f
=
32.5
MHz
260 400 ps
TPLLS 传输者 阶段 循环 设置
(图示 8 )
10 ms
TPDD 传输者 电源 向下 延迟
(图示 10 )
100 ns
便条 5:
最小 最大 限制 为基础 statistical 分析 设备 效能 处理, 电压, 温度 范围. 这个 param-
eter 符合实际 测试 仅有的 自动 测试 设备 (ate).
便条 6:
限制 为基础 statistical 分析 设备 效能 处理, 电压, 温度 范围. 输出 jitter 量过的 一个 循环-
至-循环 jitter 3ns 应用 输入 时钟 信号. 一个 jitter 事件 3ns, 代表 worse 情况 jump 时钟 边缘 大多数 Graphics 控制 VGA 碎片
目前 有. 这个 参数 使用 calculating 系统 余裕 (rskm). 计算数量 12, 13 一个-1059.
www.国家的.com3
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com