6
56f805 技术的 数据
部分 2 信号/连接 描述
2.1 介绍
这 输入 和 输出 信号 的 这 56f805 是 有组织的 在 函数的 groups, 作 显示 在
表格 2
和
作 illustrated 在
图示 2
. 在
表格 3
通过
表格 19
, 各自 表格 行 describes 这 信号 或者 信号
呈现 在 一个 管脚.
表格 2. 函数的 组 管脚 allocations
函数的 组
号码 的
管脚
详细地
描述
电源 (v
DD
或者 v
DDA
)9
表格 3
地面 (v
SS
或者 v
SSA
)9
表格 4
供应 电容 和 v
PP
3
表格 5
pll 和 时钟 3
表格 2.3
地址 总线
1
16
表格 7
数据 总线 16
表格 8
总线 控制 4
表格 9
中断 和 程序 控制 5
表格 10
专心致志的 一般 目的 输入/输出 14
表格 11
脉冲波 宽度 modulator (pwm) 端口 26
表格 12
串行 附带的 接口 (spi) 端口
1
1. alternately, gpio 管脚
4
表格 13
quadrature 解码器 端口
2
2. alternately, 四方形 计时器 管脚
8
表格 14
串行 communications 接口 (sci) 端口
1
4
表格 15
能 端口 2
表格 16
相似物 至 数字的 转换器 (模数转换器) 端口 9
表格 17
四方形 计时器 单元 端口 6
表格 18
jtag/在-碎片 emulation (once) 6
表格 19
F
r
e
e
s
c
一个
l
e
S
e
m
i
c
o
n
d
u
c
t
o
r
,
I
freescale 半导体, 公司
为 更多 信息 在 这个 产品,
go 至: www.freescale.com
n
c
.
.
.