DSP56002
特性
MOTOROLA dsp56002/d, rev. 3 iii
特性
数字的 信号 处理 核心
• 效率高的 24-位 dsp56000 核心
• 向上 至 40 million 说明 每 第二 (mips), 25 ns 操作指南 循环 在
80 mhz; 向上 至 33 mips, 30.3 ns 操作指南 循环 在 66 mhz
• 向上 至 240 million 行动 每 第二 (mops) 在 80 mhz; 向上 至 198 mops
在 66 mhz
• 执行 一个 1024-要点 complex 快 fourier transform (fft) 在 59,898 clocks
• 高级地 并行的 操作指南 设置 和 唯一的 dsp 寻址 模式
• 二 56-位 accumulators 包含 extension 位
• 并行的 24
×
24-位 乘以-accumulate 在 1 操作指南 循环 (2 时钟 循环)
• 翻倍 精确 48
×
48-位 乘以 和 96-位 结果 在 6 操作指南 循环
• 56-位 增加/subtraction 在 1 操作指南 循环
• fractional 和 integer arithmetic 和 支持 为 multiprecision arithmetic
• 硬件 支持 为 块-floating 要点 fft
• 硬件 nested 做 循环
• 零-overhead 快 中断 (2 操作指南 循环)
• 四 24-位 内部的 数据 buses 和 三 16-位 内部的 地址 buses 为
最大 信息 转移 在-碎片
记忆
• 在-碎片 harvard architecture permitting 同时发生的 accesses 至 程序
和 二 数据 memories
• 512
×
24-位 在-碎片 程序 内存 和 64
×
24-位 自举 只读存储器
• 二 256
×
24-位 在-碎片 数据 rams
• 二 256
×
24-位 在-碎片 数据 roms containing sine, 一个-law, 和
µ
-law tables
• 外部 记忆 expansion 和 16-位 地址 和 24-位 数据 buses
• 自举 加载 从 外部 数据 总线, host 接口, 或者 串行
communications 接口
: 点此下载
