2
56f801 技术的 数据
部分 1 overview
1.1 56f801 特性
1.1.1 数字的 信号 处理 核心
• 效率高的 16-位 56800 家族 混合的 控制 engine 和 双 harvard architecture
• 作 许多 作 40 million 说明 每 第二 (mips) 在 80mhz 核心 频率
• 单独的-循环 16
×
16-位 并行的 乘法器-accumulator (mac)
• 二 36-位 accumulators 包含 extension 位
• 16-位 双向的 barrel shifter
• 并行的 操作指南 设置 和 唯一的 dsp 寻址 模式
• 硬件 做 和 rep 循环
• 三 内部的 地址 buses 和 一个 外部 地址 总线
• 四 内部的 数据 buses 和 一个 外部 数据 总线
• 操作指南 设置 支持 两个都 dsp 和 控制 功能
• 控制 样式 寻址 模式 和 说明 为 紧凑的 代号
• 效率高的 c compiler 和 local 能变的 支持
• 软件 子例程 和 中断 堆栈 和 depth 限制 仅有的 用 记忆
• jtag/once debug 程序编制 接口
1.1.2 记忆
• harvard architecture 准许 作 许多 作 三 同时发生的 accesses 至 程序 和 数据 记忆
• 在-碎片 记忆 包含 一个 低-费用, 高-容积 flash 解决方案
— 8K
×
16 位 words 的 程序 flash
— 1K
×
16-位 words 的 程序 内存
— 2K
×
16-位 words 的 数据 flash
— 1K
×
16-位 words 的 数据 内存
— 2K
×
16-位 words 的 激励 flash
• 可编程序的 激励 flash 支持 customized 激励 代号 和 地方 升级 的 贮存 代号
通过 一个 多样性 的 接口 (jtag, spi)
1.1.3 附带的 电路 为 56f801
• 脉冲波 宽度 modulator (pwm) 和 六 pwm 输出, 二 故障 输入, 故障-tolerant 设计 和
deadtime 嵌入; 支持 两个都 中心- 和 边缘-排整齐 模式
• 二 12-位, 相似物-至-数字的 转换器 (adcs), 这个 支持 二 同时发生的 conversions
和 二 4-多路复用 输入; 模数转换器 和 pwm modules 能 是 同步
• 一般 目的 四方形 计时器: 计时器 d 和 三 管脚 (或者 三 额外的 gpio 线条)
• 串行 交流 接口 (sci) 和 二 管脚 (或者 二 额外的 gpio 线条)
• 串行 附带的 接口 (spi) 和 configurable 四-管脚 端口 (或者 四 额外的 gpio 线条)
F
r
e
e
s
c
一个
l
e
S
e
m
i
c
o
n
d
u
c
t
o
r
,
I
freescale 半导体, 公司
为 更多 信息 在 这个 产品,
go 至: www.freescale.com
n
c
.
.
.
: 点此下载
