飞利浦 半导体 产品 数据
NE57811
先进的 ddr 记忆 末端 电源
和 关闭
2003 apr 02
8
应用 信息
这 ne57811 能 是 使用 在 一个 多样性 的 ddr 记忆
配置. 它的 小 footprint, 快 瞬时 回馈 和
lessened 需要 为 大 大(量) 输出 电容, 制造 它 高级地
adaptable. 一些 的 这些 方法 的 使用 是 给 在下.
正常的 运行 模式 (v
TT
= v
DDR
/2)
这 大多数 一般 implementation 的 一个 ddr terminator 调整器
使用 这 ne57811 是 显示 在 图示 10. 这 ne57811 有 一个
内部的 电阻 分隔物 在 这 v
DD
(管脚 2) 和 v
SS
(管脚 3) 管脚
这个 维持 这 输出 电压, v
TT
, 在 v
DD
/2. 典型地, 这 v
DD
电压 是 这 ddr 内存 供应 电压, 这个 能 范围 从 1.8 v
至 2.5 v. 这 中心 node 的 这个 电阻 分隔物 是 这 涉及 为
这 v
TT
输出 电压 和 这 缓冲 refout 信号 (管脚 5).
那里 是 二 组件 至 这 记忆 信号 加载: 一个 高
频率 组件 造成 用 这 266 mhz 加 速 的 这
地址, 数据, 和 控制 buses, 和 一个 低 频率 组件
造成 用 这 时间-平均 skew 的 所有 的 这 总线 states away 从
一个 equal 号码 的 1s 和 0s. electrolytic 和 tantalum 电容
呈现 inductive 在 这 高 发生率. 因此 二 类型 的
电容 是 需要 为 这 输出 过滤.
一个 非常 好的, 低 等效串联电阻 electrolyic 电容 的 非 较少 比 470
µ
F
应当 是 放置 next 至 这 terminator, 这个 应当 是 放置 作
关闭 作 可能 至 这 记忆 排列. 一个 half 的 这 高
频率 过滤 电容 应当 是 至 v
DD
和 这 其它 half 至
V
SS
所以 那 这 输出 将 更好的 追踪 任何 变化 在 这 v
DD
电压.
为 不同的 记忆 sizes, 这 值 的 这 推荐 输出
过滤 capacitances 将 改变. 为 一个 256 mbyte 记忆 空间, 为
例子, 大概 100
µ
f 的 陶瓷的 表面 挂载 碎片
电容 应当 是 evenly distributed 横过 这 物理的 记忆
布局. 取决于 在之上 这 pcb 噪音 环境, 这个 可以 是
10 片 的 10
µ
f, 20 片 的 5
µ
f, 和 所以 在.
它 might 是 可能 至 减少 这 总的 电容, 提供 这
效能 仍然是 稳固的. examine 这 行为 的 这 v
TT
总线
carefully 当 这 系统 是 运行 和 核实 那 deviations 在
这 总线 电压 做 不 超过 这 ddr 规格 (
±
40 mv).
使用 的 这 shtdwn 信号 和 低 电源 模式
这 ne57811 提供 一个 optional shtdwn 管脚 那 将 是 使用
至 放 这 设备 在 低 电源 模式. 当 关闭
是
asserted (低), 这 v
TT
电源 放大器 是 转变 止 和 这 输出
是 3-陈述. 这个 brings 这 安静的 电流 的 这 全部 设备 至
较少 比 800
µ
一个.
如果 这 管脚 是 不 externally 连接, 和 内部的 10 k
Ω
电阻
biases 这 控制 逻辑 至 v
DD
造成 这 输出 sections 至 是
转变 在 和 这 ne57811 运作 正常情况下.
SL01694
V
DD
V
TT
SHTDWN
RefOutV
SS
+V
TT
NE57811
V
DD
地
C
在
C
输出
(lf)
C
输出
(hf)
V
REF
地
3
4
2
1
SHTDWN
5
(hf)
图示 10. 正常的 运行 方法 (v
TT
= v
DD
/2)
: 点此下载
