rev. b
–4–
AD1981B
参数 设置 位 DV
DD
典型值 AV
DD
典型值 单位
电源-向下 states
*
(全部地 起作用的) (非 位 值) 42 51 毫安
模数转换器 PR0 36 45 毫安
DAC PR1 29 35 毫安
模数转换器 + dac pr1, pr0 12 28 毫安
Mixer PR2 42 24 毫安
模数转换器 + mixer pr2, pr0 36 18 毫安
dac + mixer pr2, pr1 29 9 毫安
模数转换器 + dac + mixer pr2, pr1, pr0 12 1.5 毫安
备用物品 pr5, pr4, pr3, pr2, pr1, pr0 0 0 毫安
headphone 备用物品 PR6 42 44 毫安
*
值 提交 和 v
REFOUT
不 承载.
规格 主题 至 改变 没有 注意.
参数 标识 最小值 典型值 最大值 单位
重置 起作用的 低 pulsewidth t
rst_低
1.0 ms
重置 inactive 至 位_clk 开始-向上 延迟 t
RST2CLK
162.8 ns
同步 起作用的 高 pulsewidth t
同步_高
1.3 ms
同步 低 pulsewidth t
同步_低
19.5
µ
s
同步 inactive 至 位_clk 开始-向上 延迟 t
SYNC2CLK
162.8 ns
位_clk 频率 12.288 MHz
位_clk 频率 精度
±
1 ppm
位_clk 时期 t
clk_时期
81.4 ns
位_clk 输出 jitter
1, 2, 3
750 2000 ps
位_clk 高 pulsewidth t
clk_高
32.56 42 48.84 ns
位_clk 低 pulsewidth t
clk_低
32.56 38 ns
同步 频率 48.0 kHz
同步 时期 t
同步_时期
20.8 ms
建制 至 下落 边缘 的 位_clk t
建制
5 2.5 ns
支撑 从 下落 边缘 的 位_clk t
支撑
5ns
位_clk 上升 时间 t
RISECLK
246ns
位_clk 下降 时间 t
FALLCLK
246ns
同步 上升 时间 t
RISESYNC
246ns
同步 下降 时间 t
FALLSYNC
246ns
sdata_在 上升 时间 t
RISEDIN
246ns
sdata_在 下降 时间 t
FALLDIN
246ns
sdata_输出 上升 时间 t
RISEDOUT
246ns
sdata_输出 下降 时间 t
FALLDOUT
246ns
终止 的 slot 2 至 位_clk, sdata_在 低 t
s2_pdown
0 1.0 ms
建制 至 trailing 边缘 的 重置
(应用 至 同步, sdata_输出) t
SETUP2RST
15 ns
rising 边缘 的 重置 至 hi-z 延迟 t
止
25 ns
传播 延迟 15 ns
重置 上升 时间 50 ns
输出 有效的 延迟 从 rising 边缘 的 位_clk 至 sdi 有效的 15 ns
注释
1
有保证的 但是 不 测试.
2
输出 jitter 是 直接地 依赖 在 结晶 输入 jitter.
3
最大 jitter 规格 为 noncrystal 运作 仅有的. 结晶 运作 最大 是 更 更小的.
规格 主题 至 改变 没有 注意.
参数 最小值 典型值 最大值 单位
时钟 规格
1
输入 时钟 频率 24.576 MHz
推荐 时钟 职责 循环 40 50 60 %
注释
1
有保证的 但是 不 测试.
2
度量 反映 主要的 模数转换器.
规格 主题 至 改变 没有 注意.
定时 参数
(有保证的 在 运行 温度 范围)
规格
(持续)
: 点此下载
