max3110e/max3111e
spi/microwire-兼容 uart 和 ±15kv 静电释放-
保护 rs-232 transceivers 和 内部的 电容
______________________________________________________________________________________ 11
max3110e/max3111e
spi 接口
这 max3110e/max3111e 是 兼容 和 spi,
qspi (cpol = 0, cpha = 0), 和 microwire 串行-
接口 standards (图示 2). 这 max3110e/
max3111e 有 一个 唯一的 全部-duplex-仅有的 architecture
那 expects 一个 16-位 文字 为 din 和 同时发生地
生产 一个 16-位 文字 为 dout regardless 的 这个
读/写 寄存器 是 使用. 这 din stream 是 moni-
tored 为 它的 第一 二 位 至 tell 这 uart 这 类型 的
数据 转移 正在 executed (看 这
写
配置 寄存器
,
读 配置 寄存器
,
写 数据 寄存器
, 和
读 数据 registe
r sections).
din (mosi) 是 latched 在 sclk’s rising 边缘. dout
(miso) 应当 是 读 在 这 µp 在 sclk’s rising
边缘. 这 第一 位 (位 15) 的 dout transitions 在
CS
’s
下落 边缘, 和 位 14–0 转变 在 sclk’s 下落
边缘. 图示 3 显示 这 详细地 串行 定时 specifi-
cations 为 这 同步的 spi 端口.
仅有的 16-位 words 是 预期的. 如果
CS
变得 高 在 这
middle 的 一个 传递 (任何 时间 在之前 这 16th 位),
这 sequence 是 aborted (i.e., 数据 做 不 得到 写
至 单独的 寄存器). 大多数 行动, 此类 作 这
clearing 的 内部的 寄存器, 是 executed 仅有的 在
CS
’s
rising 边缘. 每 时间
CS
变得 低, 一个 新 16-位
stream 是 预期的. 一个 例子 的 使用 这 写
配置 寄存器 是 显示 在 图示 4.
表格 1 describes 这 位 located 在 这 写 config-
uration, 读 配置, 写 数据, 和 读
数据 寄存器. 这个 表格 也 describes whether 这
位 是 一个 读 或者 一个 写 位 和 这 电源-在 重置 状态
(por) 的 这 位. 图示 5 显示 一个 例子 的 parity
和 文字-长度 控制.
CS
SCLK
SCLK
SCLK
SCLK
(cpol = 0, cpha = 0)
(cpol = 0, cpha = 1)
(cpol = 1, cpha = 0)
(cpol = 1, cpha = 1)
兼容
和 max3110e/max3111e
不 兼容
和 max3110e/max3111e
DIN
MSB 1314 12 11 10 9 8 7 6 5 4 3 2 1 LSB
DOUT
MSB 1314 12 11 10 9 8 7 6 5 4 3 2 1 LSB
图示 2. 兼容 cpol 和 cpha 定时 模式
• • •
• • •
• • •
• • •
CS
SCLK
DIN
DOUT
t
CSO
t
CSS
t
CL
t
DS
t
DH
t
DV
t
CH
t
做
t
TR
t
CSH
t
CS1
图示 3. 详细地 串行 定时 规格 为 这 同步的 spi 端口
: 点此下载
