首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:293865
 
资料名称:SP3232EHCA
 
文件大小: 138.2K
   
说明
 
介绍:
3.3V, 460 Kbps RS-232 Transceivers
 
 


: 点此下载
  浏览型号SP3232EHCA的Datasheet PDF文件第6页
6
浏览型号SP3232EHCA的Datasheet PDF文件第7页
7
浏览型号SP3232EHCA的Datasheet PDF文件第8页
8
浏览型号SP3232EHCA的Datasheet PDF文件第9页
9

10
浏览型号SP3232EHCA的Datasheet PDF文件第11页
11
浏览型号SP3232EHCA的Datasheet PDF文件第12页
12
浏览型号SP3232EHCA的Datasheet PDF文件第13页
13
浏览型号SP3232EHCA的Datasheet PDF文件第14页
14
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
日期: 06/22/04 sp3222eh/3232eh 3.3v, 460 kbps rs-232 transceivers © 版权 2004 sipex 公司
10
接受者
这 接受者 转变 eia/tia-232 水平 至
ttl 或者 cmos 逻辑 输出 水平. 这
sp3222eh 接受者 有 一个 反相的 触发-状态
输出.接受者 输出 (rxout) 是 触发-陈述
当 这 使能 控制 en = 高. 在 这
关闭 模式, 这 接受者 能 是 起作用的 或者
inactive. en 有 非 效应 在 txout. 这 真实
表格 逻辑 的 这
SP3222EH
驱动器 和 接受者
输出 能 是 建立 在
表格 2
.
自从 接受者 输入 是 通常地 从 一个 transmis-
sion 线条 在哪里 长 缆索 长度 和 系统
干扰 能 降级 这 信号 和 inject
噪音, 这 输入 有 一个 典型 hysteresis 余裕
的 300mv.应当 一个 输入 是 left unconnected,
一个 5k
pulldown 电阻 至 地面 forces 这
输出 的 这 接受者 高.
承担 打气
Sipex
专利的 承担 打气 (5,306,954)
使用 一个 four–phase 电压 shifting 技巧 至
attain 对称的 5.5v 电源 供应 和
需要 四 外部 电容. 这 内部的
电源 供应 组成 的 一个 管制 双 承担
打气 那 提供 一个 输出 电压 的 5.5v
regardless 的 这 输入 电压 (v
CC
) 在 这
+3.0v 至 +5.5v 范围.
在 大多数 circumstances, 解耦 这 电源
供应 能 是 达到 adequately 使用 一个
0.1
µ
f 绕过 电容 在 c5 (谈及 至
计算数量 6
7
). 在 产品 那 是 敏感的 至
电源-供应 噪音,v
CC
和 地面 能 是
decoupled 和 一个 电容 的 这 一样 值
作 承担-打气 电容 c1. 它 是 总是
重要的 至 physically locate 绕过 电容
关闭 至 这 ic.
这 承担 打气 运作 在 一个 discontinuous
模式 使用 一个 内部的 振荡器. 如果 这 输出
电压 是 较少 比 5.5v, 这 承担 打气 是
使能. 如果 这 输出 电压 超过 5.5v,
这 承担 打气 是 无能. 一个 振荡器
控制 这 四 阶段 的 这 电压 shifting.
一个 描述 的 各自 阶段 跟随.
阶段 1: v
SS
承担 存储
(图示 12)
在 这个 阶段 的 这 时钟 循环, 这 积极的
一侧 的 电容 c
1
和 c
2
是 charged 至 v
CC
.
C
l
+
是 然后 切换 至 地 和 这 承担 在
C
1
是 transferred 至 c
2
. 自从 c
2
+
是 连接
至 v
CC
, 这 电压 潜在的 横过 电容 c
2
是 now 2 时间 v
CC
.
阶段 2: v
SS
转移
(图示 13)
阶段 二 的 这 时钟 connects 这 负的
终端 的 c
2
至 这 v
SS
存储 电容 和
这 积极的 终端 的 c
2
至 地. 这个
transfers 一个 负的 发生 电压 至 c
3
.
这个 发生 电压 是 管制 至 一个
最小 电压 的 -5.5v. 同时发生的 和
这 转移 的 这 电压 至 c
3
, 这 积极的 一侧
的 电容 c
1
是 切换 至 v
CC
和 这
负的 一侧 是 连接 至 地.
阶段 3: v
DD
承担 存储
(图示 15)
这 第三 阶段 的 这 时钟 是 完全同样的 至 这
第一 阶段 — 这 承担 transferred 在 c
1
生产 –v
CC
在 这 负的 终端 的 c
1
,
这个 是 应用 至 这 负的 一侧 的 电容
C
2
. 自从 c
2
+
是 在 v
CC
, 这 电压 潜在的
横过 c
2
是 2 时间 v
CC
.
表格 2. 真实 表格 逻辑 为 关闭 和 使能
控制
NDHSNETUOxTTUOxR
00 etats-irTevitcA
01 etats-irTetats-irt
10 evitcAevitcA
11 evitcAetats-irt
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com