6
©
版权 2005 cirrus 逻辑 (所有 权利 保留) DS638PP4
EP9315
增强 普遍的 platform soc 处理器
处理器 核心 - arm920t
这 arm920t 是 一个 harvard architecture 处理器 和
独立的 16-kbyte 操作指南 和 数据 caches 和 一个 8-
文字 线条 长度 但是 一个 unified 记忆. 这 处理器
运用 一个 five-平台 pipeline consisting 的 fetch, decode,
execute, 记忆, 和 写 stages. 关键 特性 包含:
• arm (32-位) 和 thumb (16-位 compressed)
操作指南 sets
• 32-位 先进的 微观的-控制 总线 architecture
(amba)
• 16-kbyte 操作指南 cache 和 lockdown
• 16-kbyte 数据 cache (可编程序的 写-通过 或者
写-后面的) 和 lockdown
• mmu 为 linux
®
, microsoft
®
Windows
®
ce 和 其它
运行 系统
• 转变 看 aside 缓存区 和 64 数据 和 64
操作指南 entries
• 可编程序的 页 sizes 的 1 mbyte, 64 kbyte,
4 kbyte, 和 1 kbyte
• 独立 lockdown 的 tlb entries
MaverickCrunch
™
math engine
这 maverickcrunch engine 是 一个 mixed-模式
coprocessor 设计 primarily 至 accelerate 这 math
处理 必需的 至 迅速 encode 数字的 音频的
formats. 它 accelerates 单独的 和 翻倍 精确
integer 和 floating 要点 行动 加 一个 integer
乘以-accumulate (mac) 操作指南 那 是
非常 faster 比这 arm920t's native mac
操作指南. 这 arm920t coprocessor 接口 是
使用 因此 sharing 它的 记忆 接口 和
操作指南 stream. 硬件 forwarding 和 interlock
准许 这 arm 至 handle looping 和 寻址 当
maverickcrunch handles computation. 特性 包含:
• ieee-754 单独的 和 翻倍精确 floating 要点
• 32 / 64-位 integer
• 增加 / 乘以 / 对比
• integer mac 32-位 输入 和 72-位 accumulate
• integer shifts
• floating 要点 至/从 integer 转换
• 十六 64-位 寄存器 files
• 四 72-位 accumulators
MaverickKey
™
唯一的 id
maverickkey 唯一的 硬件 编写程序 ids 是 一个
解决方案 至 这 growing concern 在 secure 网 内容
和 commerce. 和 互联网 安全 playing 一个
重要的 role 在 这 传送 的 数字的 媒介 此类 作
书 或者 音乐, 传统的 软件 方法 是 quickly
becoming unreliable. 这 maverickkey 唯一的 ids
提供 oems 和 一个 方法 的 utilizing 明确的
硬件 ids 此类 作 那些 assigned 为 sdmi (secure
数字的 音乐 initiative) 或者 任何 其它 authentication
mechanism.
两个都 一个 明确的 32-位 id 作 好 作 一个 128-位 随机的 id 是
编写程序 在 这 ep9315 通过 这 使用 的 激光器
probing 技术. 这些 ids 能 然后 是 使用 至
相一致 secure 版权 内容 和 这 id 的 这
目标 设备 这 ep9315 是 powering, 和 然后 deliver
这 版权 信息 在 一个 secure 连接. 在
增加, secure transactions 能 益处 用 也
相一致 设备 ids 至 server ids. maverickkey ids
提供 一个 水平的 的 硬件 安全 必需的 为 today’s
互联网 器具.
一般 目的 记忆接口 (sdram,
sram, 只读存储器, flash)
这 ep9315 特性 一个 unified 记忆 地址 模型
在哪里 所有 记忆 设备 是 accessed 在 一个 一般
地址/数据 总线. 一个 独立的 内部的 端口 是 专心致志的 至
这 读-仅有的 raster/lcd refresh engine, 当 这 rest
的 这 记忆 accesses 是 执行 通过 这 处理器
总线. 这 sram 记忆 控制 支持 8, 16 和
32-位 设备 和 accommodates 一个 内部的 激励 只读存储器
concurrently 和 32-位 sdram 记忆.
• 1-4 banks 的 32-位 66 或者 100 mhz sdram
• 一个 内部的 端口 dedicated 至 这 raster/lcd
refresh engine (读 仅有的)
• 地址 和 数据 总线 shared 在 sdram,
sram, 只读存储器, 和 flash 记忆
• 也不 flash 记忆 supported
表格 b. 一般 目的 记忆 接口 管脚 assignments
管脚 mnemonic 管脚 描述
SDCLK sdram 时钟
SDCLKEN sdram 时钟 使能
sdcsn[3:0] sdram 碎片 选择 3-0
RASn sdram ras
CASn sdram cas
SDWEn sdram 写 使能
csn[7:6] 和 csn[3:0] 碎片 选择 7, 6, 3, 2, 1, 0
ad[25:0] 地址 总线 25-0
da[31:0] 数据 总线 31-0
dqmn[3:0] sdram 输出 使能 / 数据 masks
WRn sram 写 strobe
RDn sram 读 / oe strobe
WAITn sram wait 输入
: 点此下载
