8 altera 公司
flex 8000 可编程序的 逻辑 设备 家族 数据 薄板
这 flex 8000 architecture 提供 二 专心致志的 高-速 数据
paths—carry chains 和 cascade chains—that 连接 调整 les
没有 使用 local interconnect paths. 这 carry chain 支持 高-
速 counters 和 adders; 这 cascade chain 实现 宽-输入
功能 和 最小 延迟. carry 和 cascade chains 连接 所有 les
在 一个 lab 和 所有 labs 在 这 一样 行. 重的 使用 的 carry 和 cascade
chains 能 减少 routing flexibility. 因此, 这 使用 的 carry 和
cascade chains 应当 是 限制 至 速-核心的 portions 的 一个 设计.
carry chain
这 carry chain 提供 一个 非常 快 (较少 比 1 ns) carry-向前
函数 在 les. 这 carry-在 信号 从 一个 更小的-顺序 位 moves
向前 在 这 高等级的-顺序 位 通过 这 carry chain, 和 feeds 在 两个都
这 lut 和 这 next portion 的 这 carry chain. 这个 特性 准许 这
flex 8000 architecture 至 执行 高-速 counters 和 adders 的
arbitrary 宽度. 这 max+plus ii compiler 能 create carry chains
automatically 在 设计 处理; designers 能 也 insert carry
chain 逻辑 manually 在 设计 entry.
图示 4显示 如何 一个
n
-位 全部 adder 能 是 执行 在
n
+ 1 les
和 这 carry chain. 一个 portion 的 这 lut 发生 这 总 的 二 位
使用 这 输入 信号 和 这 carry-在 信号; 这 总 是 routed 至 这
输出 的 这 le. 这 寄存器 是 典型地 绕过 为 简单的 adders, 但是
能 是 使用 为 一个 accumulator 函数. 另一 portion 的 这 lut 和
这 carry chain 逻辑 发生 这 carry-输出 信号, 这个 是 routed 直接地
至 这 carry-在 信号 的 这 next-高等级的-顺序 位. 这 最终 carry-输出
信号 是 routed 至 另一 le, 在哪里 它 能 是 使用 作 一个 一般-目的
信号. 在 增加 至 mathematical 功能, carry chain 逻辑 支持
非常 快 counters 和 comparators.
: 点此下载
