altera 公司 9
最大值 7000a 可编程序的 逻辑 设备 数据 薄板
为 注册 功能, 各自 macrocell flipflop 能 是 individually
编写程序 至 执行 d, t, jk, 或者 sr 运作 和 可编程序的
时钟 控制. 这 flipflop 能 是 绕过 为 combinatorial 运作.
在 设计 entry, 这 设计者 specifies 这 desired flipflop 类型; 这
altera 软件 然后 选择 这 大多数 效率高的 flipflop 运作 为 各自
注册 函数 至 优化 resource utilization.
各自 可编程序的 寄存器 能 是 clocked 在 三 不同的 模式:
■
global 时钟 信号. 这个 模式 achieves 这 fastest 时钟-至-输出
效能.
■
global 时钟 信号 使能 用 一个 起作用的-高 时钟 使能. 一个 时钟
使能 是 发生 用 一个 产品 期. 这个 模式 提供 一个 使能
在 各自 flipflop 当 安静的 实现 这 快 时钟-至-输出
效能 的 这 global 时钟.
■
排列 时钟 执行 和 一个 产品 期. 在 这个 模式, 这
flipflop 能 是 clocked 用 信号 从 buried macrocells 或者 i/o 管脚.
二 global 时钟 信号 是 有 在 最大值 7000a 设备. 作 显示
在图示 1, 这些 global 时钟 信号 能 是 这 真实 或者 这 complement 的
也 的 这 global 时钟 管脚,
GCLK1
或者
GCLK2
.
各自 寄存器 也 支持 异步的 preset 和 clear 功能. 作
显示 在图示 2, 这 产品-期 选择 矩阵变换 allocates 产品 条款
至 控制 这些 行动. 虽然 这 产品-期-驱动 preset 和
clear 从 这 寄存器 是 起作用的 高, 起作用的-低 控制 能 是 得到
用 反相的 这 信号 在里面 这 逻辑 排列. 在 增加, 各自 寄存器
clear 函数 能 是 individually 驱动 用 这 起作用的-低 专心致志的
global clear 管脚 (
GCLRn
). 在之上 电源-向上, 各自 寄存器 在 一个 最大值 7000ae
设备 将 是 设置 至 也 一个 高 或者 低 状态. 这个 电源-向上 状态 是
指定 在 设计 entry. 在之上 电源-向上, 各自 寄存器 在 epm7128a 和
epm7256a 设备 是 设置 至 一个 低 状态.
所有 最大值 7000a i/o 管脚 有 一个 快 输入 path 至 一个 macrocell 寄存器.
这个 专心致志的 path 准许 一个 信号 至 绕过 这 pia 和 combinatorial
逻辑 和 是 clocked 至 一个 输入 d flipflop 和 一个 极其 快 (作 低
作 2.5 ns) 输入 建制 时间.
: 点此下载
