首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:302081
 
资料名称:ES3883
 
文件大小: 38.68K
   
说明
 
介绍:
Video CD Companion Chip Product Brief
 
 


: 点此下载
  浏览型号ES3883的Datasheet PDF文件第1页
1
浏览型号ES3883的Datasheet PDF文件第2页
2

3
浏览型号ES3883的Datasheet PDF文件第4页
4
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
ess 技术, 公司 sam0416-052201 3
es3883 产品 brief
AUX14 39 i/o 伺服 scor (s0s1), 中断 输入, 或者 一般-目的 i/o.
AUX15 40 i/o 中断 输入 或者 一般-目的 i/o.
dsc_d[7:0] 81,83,85,93,95,97,99,8 i/o 数据 为 程序编制 至 进入 内部的 寄存器.
dsc_s 10 I strobe 为 程序编制 至 进入 内部的 寄存器.
DCLK
12
O 双-目的. dclk 是 这 mpeg 解码器 时钟.
ext_clk I ext_clk 是 这 外部 时钟. ext_clk 是 一个 输入 在 绕过 pll 模式.
重置_b 13 I video 重置 (起作用的-低).
沉默的 15 O 音频的 沉默的.
MCLK 17 I 音频的 主控 时钟.
TWS
19
I 双-目的. tws 是 这 transmit 音频的 框架 同步.
spll_输出 O spll_输出 是 这 选择 pll 输出.
TSD 21 I transmit 音频的 数据 输入.
TBCK 22 I transmit 音频的 位 时钟.
RWS
23
O 双-目的. rws 是 这 receive 音频的 框架 同步.
sel_pll1 I sel_pll[1:0] 选择 这 pll 时钟 频率 为 这 dclk 输出.
rstout_b 24 O 重置 输出 (起作用的-低).
NC 2:4,27:30,76 非 连接.
RSD
33
O 双-目的. rsd 是 这 receive 音频的 数据 输入.
sel_pll0
I sel_pll0 和 sel_pll1 选择 这 pll 时钟 频率 为 这 dclk 输出. 谈及 至 这
表格 为 管脚 23.
RBCK
37
O 双-目的. rbck 是 这 receive 音频的 位 时钟.
ser_在
I ser_在 是 这 串行 输入 dsc 模式:
0 = 并行的 dsc 模式.
1 = 串行 dsc 模式.
VSSAA 41,51 I 音频的 相似物 地面.
VCM
42
I 模数转换器 一般 模式 涉及 (cmr) 缓存区 输出. cmr 是 大概 2.25v. 绕过 至
相似物 地面 和 47-
µ
Felectrolytic 在 并行的 和 0.1
µ
F.
VREFP 43 I dac 和 模数转换器 最大 涉及. 绕过 至 video cmr (vcmr) 和 10
µ
f 在 并行的 和
0.1
µ
f.
VCCAA 44 I 相似物 vcc, 5v.
aor+, aor- 45:46 O 正确的 频道 输出.
aol-, aol+ 47:48 O left 频道 输出.
MIC1 49 I microphone 输入 1.
MIC2 50 I microphone 输入 2.
VREF 52 I 内部的 电阻 分隔物 发生 cmr 电压. 绕过 至 相似物 地面 和 0.1
µ
F.
VREFM 53 I dac 和 模数转换器 最小 涉及. 绕过 至 vcmr 和 10
µ
f 在 并行的 和 0.1
µ
f.
RSET 54 I 全部-规模 dac 电流 调整.
竞赛 55 I 补偿 管脚.
VSSAV 56:57,62:63 I video 相似物 地面
CDAC 58 O modulated chrominance 输出.
VCCAV 59,60 I video vcc, 5v
YDAC 61 O y luminance 数据 总线 为 screen video 端口.
VDAC 64 O composite video 输出.
ACAP 65 I 音频的 cap
XOUT 71 O 结晶 输出.
XIN 74 I 27-mhz 结晶 输入.
PCLK 79 i/o 13.5-mhz pixel 时钟.
2XPCLK 80 i/o 27-mhz (2 时间 pixel 时钟).
hsyn_b 82 O horizontal 同步 (起作用的-低).
vsyn_b 84 O vertical 同步 (起作用的-低).
yuv[7:0] 86:89,92,94,96,98 I yuv 数据 总线 为 screen video 端口.
表格 1 visba es3883 管脚 描述(持续)
名字 号码 i/o 定义
sel_pll1 sel_pll0 DCLK
0 0 绕过 pll (输入 模式)
0 1 27 mhz (输出 模式)
1 0 32.4 mhz (输出 模式)
1 1 40.5 mhz (输出 模式)
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com