ess 技术, 公司 sam0487-031704 3
es3890 产品 brief
es3890 管脚 描述
es3890 管脚 描述
表格 1 lists 这 管脚 描述 为 这 es3890.
表格 1 es3890 管脚 描述
Names 管脚 号码 i/o 定义
VSSA 1, 9 G 地面 为 相似物 电路.
RSET 2 O 重置. 内部的 电流 源 发生器. 连接 这个 管脚 至 一个 510
Ω
电阻 至
地面.
VREF 3 O 输出 涉及 电压. 连接 至 一个 0.01
−µ
f 高-频率 绕过 电容
至 vssa.
竞赛 4 O 补偿 电容 为 低-通过 过滤 在 vdac. 连接 至 一个 0.01
−µ
F
高-频率 绕过 电容 至 vssa.
VCM 5 O 模数转换器 相似物 电压 涉及. 连接 至 一个 0.01
−µ
f 过滤 电容 至 vssa.
mic1, mic2 6, 7 I microphone 输入.
VDDA 8 P 5.0v 电源 供应 为 相似物 电路.
aux0[7:5] 10-12 i/o 一般-目的 可编程序的 i/o.
aux3[2:0] 13-15 i/o 一般-目的 可编程序的 i/o.
LWR# 16 O risc 接口 写 使能 (起作用的-低).
LOE# 17 O risc sram 输出 使能 (起作用的-低).
CS0# 18 O 碎片 选择 0 为 sram (起作用的-低).
CS1# 19 O 碎片 选择 1 为 sram (起作用的-低).
CS3# 20 O 碎片 选择 3 为 sram (起作用的-低).
ld[7:0] 21-28 i/o 数据 总线.
VCC 29, 42, 66, 95, 116 P 核心 电源 供应 (2.5v).
XIN 30 I 结晶 连接 或者 输入 源 的 27mhz.
XOUT 31 O 结晶 连接 或者 输出 驱动 的 一个 输入 时钟 源.
VSS 32, 41, 65, 97, 117 G 地面 为 核心.
la[19:0] 33-40, 43-54 O 地址 总线.
TDMFS 55 I 框架 信号 从 cdrom.
TDMDR 56 I 数据 信号 从 cdrom.
TDMCLK 57 I 时钟 信号 从 cdrom.
TBCK 58 O transmit 时钟 当 sending 音频的 iis 数据 至 外部 dac.
sel_pll1
59
I pll 模式 选择 1. pulldown 至 地面 至 绕过 pll. pullup 至 vcc 为 最优的
效能.
TWS O 音频的 strobe 信号 的 iis 信号 至 外部 dac.
sel_pll0
60
I pll 模式 选择 0. pulldown 至 地 至 绕过 pll. pullup 至 vcc 为 最优的
效能.
TSD O 音频的 数据 的 iis 信号 至 外部 dac.
MCLK 61 i/o 媒介 时钟 输入 至 驱动 外部 音频的 设备 或者 媒介 时钟 输出 当
驱动 用 外部 源 在 这 es3890.
: 点此下载
