ess 技术, 公司 sam0377-052101 3
es4318 产品 brief
TDMDX
25
O tdm transmit 数据.
RSEL I 只读存储器 选择
TDMDR 28 I tdm receive 数据.
TDMCLK 29 I tdm 时钟 输入.
TDMFS 30 I tdm 框架 synch.
TDMTSC# 31 O tdm 输出 使能, 起作用的 低.
TWS
32
O 音频的 transmit 框架 同步.
sel_pll1 I 选择 pll1.
TSD
33
O 音频的 transmit 串行 数据 端口.
sel_pll0 I 选择 pll0.
sel_pll2 36 选择 pll2. 看 这 表格 为 管脚 号码 33.
MCLK 39 i/o 音频的 主控 时钟 为 音频的 dac.
TBCK 40 i/o 音频的 transmit 位 时钟.
spdif_dobm 41 O s/pdif (iec958) format 输出.
RSD 45 I 音频的 receive 串行 数据.
RWS 46 I 音频的 receive 框架 synch.
RBCK 47 I 音频的 receive 位 时钟.
APLLCAP 48 I 相似物 pll 电容.
XIN 49 I 结晶 输入.
XOUT 50 O 结晶 输出.
dma[11:0] 66:61,58:53 O dram 地址 总线.
DCAS# 69 O column 地址 strobe, 起作用的 低.
DOE#
70
O 输出 使能, 起作用的 低.
dsck_en I 时钟 使能, 起作用的 低.
DWE# 71 O dram 写 使能, 起作用的 低.
dras[2:0]# 74:72 O 行 地址 strobe, 起作用的 低.
db[15:0] 96:93,90:85,82:77 i/o dram 数据 总线.
dcs[1:0]# 97,100 O sdram 碎片 选择 [1:0], 起作用的 低.
DQM 101 O 数据 输入/输出 掩饰.
DSCK 102 O 时钟 至 sdram.
DCLK 105 I 时钟 输入 (27 mhz)
yuv[7:0] 115:113,110:106 O 8-位 yuv 输出.
PCLK2XSCN 116 i/o 2x pixel 时钟.
PCLKQSCN 117 i/o pixel 时钟.
VSYNCH# 118 i/o vertical 同步 为 screen video 接口, 可编程序的 为 rising 或者 下落 边缘, 起作用的 低.
HSYNCH# 119 i/o horizontal 同步 为 screen video 接口, 可编程序的 为 rising 或者 下落 边缘, 起作用的 低.
hd[15:0] 141:140,137:131,128:122 O host 数据 总线
HCS1FX# 152 O host 选择 1.
HCS3FX# 153 O host 选择 3.
HIOCS16# 151 I 设备 16-位 数据 转移.
ha[2:0] 158, 155:154 i/o host 地址 总线.
VPP 159 I 附带的 保护 电压.
hwr#/dci_ack# 149 i,i host 写/dci 接口 acknowledge 信号, 起作用的 低.
hrd#/dci_clk 150 i,i host 读/dci 接口 时钟.
hd[15:0] 141:140,137:131,128:122 i/o host 数据 总线.
HWRQ# 142 O host 写 要求.
HRDQ# 143 O host 读 要求.
HIRQ 144 i/o host 中断.
HRST# 145 O host 重置.
HIORDY 146 I host i/o 准备好.
HWR# 149 O host 写 要求.
aux[7:0] 169:165,162:160 i/o auxiliary 端口.
LOE# 170 O 设备 输出 使能, 起作用的 低.
lcs[3:0]# 176:173 O 碎片 选择 [3:0], 起作用的 低.
ld[15:0] 197:194, 191:185, 182:178 i/o 设备 数据 总线.
LWRLL# 198 O 设备 写 使能, 起作用的 低.
LWRHL# 199 O 设备 写 使能, 起作用的 低.
NC 37,38,42,203:202 非 连接.
名字 号码 i/o 定义
RSEL 选择
016-位 只读存储器
1 8-位 只读存储器
sel_pll2 sel_pll0 时钟 输出
0 0 2.5 x dclk
013 x dclk
1 0 3.5 x dclk
114 x dclk
: 点此下载
